特許
J-GLOBAL ID:200903094406655296

メモリシステム

発明者:
出願人/特許権者:
代理人 (1件): 酒井 宏明
公報種別:公開公報
出願番号(国際出願番号):特願2008-051464
公開番号(公開出願番号):特開2009-211219
出願日: 2008年03月01日
公開日(公表日): 2009年09月17日
要約:
【課題】コンパクションの処理時間を短縮化すること。【解決手段】トラック単位で読み出し/書き込みが行われ、トラック単位の2以上の自然数倍であるブロック単位で消去が行われる不揮発性の半導体記憶素子と、半導体記憶素子内におけるブロック単位内の有効なデータをトラック単位で複数選択して半導体記憶素子内の別のブロック単位内に書き直すコンパクション処理を実行するコントローラと、を具備し、コントローラは、半導体記憶素子内のデータをブロック単位毎に管理するとともに、ブロックに含まれる有効なトラック数毎にブロックをリンクドリスト形式で管理する管理テーブルを備える。【選択図】 図34
請求項(抜粋):
第1の単位で読み出し/書き込みが行われ、前記第1の単位の2以上の自然数倍である第2の単位で消去が行われる不揮発性の半導体記憶素子と、 前記半導体記憶素子内における第2の単位内の有効なデータを第1の単位で複数選択して前記半導体記憶素子内の別の第2の単位内に書き直すコンパクション処理を実行するコントローラと、 を具備し、 前記コントローラは、 前記半導体記憶素子内のデータを前記第2の単位毎に管理するとともに、前記第2の単位に含まれる有効な第1の単位の個数毎に前記第2の単位をリンクドリスト形式で管理する管理テーブルを備えることを特徴とするメモリシステム。
IPC (3件):
G06F 12/02 ,  G06F 12/00 ,  G06F 3/08
FI (3件):
G06F12/02 530C ,  G06F12/00 597U ,  G06F3/08 H
Fターム (4件):
5B060AA02 ,  5B060AA05 ,  5B060AA10 ,  5B065BA05
引用特許:
出願人引用 (4件)
全件表示

前のページに戻る