特許
J-GLOBAL ID：200903094419791547

マイクロコード・キャッシュ・システム及び方法

発明者：
ディーマーズ・エリック

ディーマーズ・エリック について

, 
レンツ デレク

レンツ デレク について


出願人/特許権者：
セイコーエプソン株式会社

セイコーエプソン株式会社 について


代理人 (1件)： 鈴木 喜三郎 (外1名)
公報種別：公表公報
出願番号（国際出願番号）：特願平6-513176
公開番号（公開出願番号）：特表平8-504044
出願日： 1993年11月10日
公開日（公表日）： 1996年04月30日
要約：
【要約】機能を行うためプログラム命令を処理するディジタル・システムによって用いられるマイクロコードを格納するマイクロコード・キャッシュ・システム。当システムは、マイクロコードの第1のグループを格納するよう構成された読み出し専用メモリ(ROM)及びマイクロコードの第2のグループのブロックを一時的に格納するよう構成されたランダム・アクセス・メモリ(RAM)キヤツシュを有する。マイクロコードの第2のグループは、RAMキャッシユから分離したメモリ装置からRAMキャッシュに直接マップされているので、そのブロックはそのディジタル・システムにスワップイン及びスワップアウトすることが可能である。当マイクロコード・キャッシュ・システムは当ディジタル・システムと集積化されているが、分離したメモリ素子は集積化されていない。
請求項（抜粋）：
特許請求の範囲は以下の通りである。1. ディジタル・システムが使用するマイクロコードを格納するキャッシュ・システムであって、該ディジタル・システムは該ディジタル・システムを制御するプログラム命令を処理し、また各プログラム命令は複数の命令フィールドを有し、該システムは、 該マイクロコードの第1のグループを格納するよう構成された読み出し専用メモリ(ROM)と、 該マイクロコードの第2のグループのサブセクションを一時的に格納するよう構成されたランダム・アクセス・メモリ(RAM)キヤツシユとから成り、該マイクロコードの前記第2のグループは前記RAMキャッシュとは分離したメモリ素子から前記RAMキャッシュにマップされ、また前記RAMキャッシュは前記サブセクシヨンをマイクロコード・キャッシュ・システムにスワップイン及びスワップアウトするように構成されていることを特徴とするキャッシュ・システム。2. 請求の範囲第1項のシステムであって、マイクロコードを求める要請を受け付け且つ要請されたマイクロコードが前記ROM、前記RAMキャッシュ、さもなければ分離したメモリ素子にあるか否かを決定する手段をさらに有することを特徴とするシステム。3. 請求の範囲第1項のシステムであって、該マイクロコード・キャッシュ・システムは単一チップ上にあるが、該分離したメモリ素子は前記チップ上にはないことを特徴とするシステム。4. 請求の範囲第2項のシステムであって、該ディジタル・システムはマイクロコード・アドレス範囲を有し、且つ 該マイクロコードが前記ROM又は前記RAMにあることを決定する前記手段は、前記ROMに対しては前記マイクロコード・アドレス範囲の第1のサブセクシヨンを用い、前記RAMに対しては第2のサブセクシヨンを用いることを特徴とするシステム。5. 請求の範囲第2項のシステムであって、前記手段は、 要請されたマイクロコードが前記ROM又は前記RAMキャッシュにあるか否かを決定する制御論理回路と、 要請された望ましいマイクロコードが要請された時点に前記RAMキャッシュに実際に常駐し有効か否かを表すタグ・メモリとをさらに有することを特徴とするシステム。6. 請求の範囲第5項のシステムであって、該システムは、 望ましいマイクロコードを分離したメモリ素子から取り出しそれを前記RAMキャッシュに格納する直接アクセス・メモリ・コントローラをさらに有することを特徴とするシステム。7. 請求の範囲第1項のシステムであって、該マイクロコードの前記第2のグループが分離したメモリ素子から前記RAMキャッシュに直接マップされることを特徴とするシステム。8. 請求の範囲第1項のシステムであって、該マイクロコードの前記第2のグループが該マイクロコードの前記第1のグループより十分に大きいことを特徴とするシステム。9. 請求の範囲第1項のシステムであって、ディジタル・システムがグラフィックス・プロセサであることを特徴とするシステム。10. 請求の範囲第1項のシステムであって、マイクロコードの前記第1及び第2のグループのサブセットが診断を行うために用いられるシステム。11. ディジタル・システムで用いられるマイクロコードをROMメモリ・ユニツト及びRAMメモリ・ユニットに格納する方法であって、ROM及びRAMは夫々m及びk個のアドレス可能なロケーシヨンを有すると共に該ディジタル・システムと集積されており、ディジタル・システムはnビットのアドレス空間を有し、該マイクロコード格納の方法は、 アドレス可能なROMロケーシヨンの1ビットを除く全てのビットをアドレス空間にマップするステップと、 アドレス可能なRAMロケーシヨンの1ビットを除く全てのビットをアドレス空間にマップするステップとを有し、 mビット及びkビットの残りのビットは、該ROM又は該RAMのいずれかをアクセスするための選択ビットとして用いられることを特徴とする方法。12. 請求の範囲第11項の方法であって、該ROM及び該RAMの現在の利用状況を監視するよう選択ビットの値をチェックするステップをさらに有することを特徴とする方法。13. 請求の範囲第11項の方法であって、 該ROMと該RAM間の将来の切り換えを検出するためマイクロコードのブランチ・アドレスをプレデコードするステップと、 もし切り換えが検出されれば、使用されていないメモリ・ユニットを使用可能にしそれに引き続き他方を使用不能にするステップとをさらに有することを特徴とする方法。
IPC (2件)：
G06F 12/08 ,  G06F 9/22 310
引用特許：
審査官引用 (27件)
  • 特開平3-027450
  • 特開平1-166139
  • 特開平4-036856
全件表示

前のページに戻る

TOP

BOTTOM