特許
J-GLOBAL ID：200903094428801350
薄膜トランジスタ
発明者：
,
出願人/特許権者：
代理人 (1件)：
山本 秀策
公報種別：公開公報
出願番号（国際出願番号）：特願平5-127838
公開番号（公開出願番号）：特開平6-314788
出願日： 1993年04月30日
公開日（公表日）： 1994年11月08日
要約：
【要約】【目的】 性能が向上され小型の薄膜トランジスタを提供する。【構成】 薄膜トランジス10は、エッチングストッパーを有する逆スタッガー型の薄膜トランジスタである。薄膜トランジスタ10は、ガラスなどの絶縁性基板19上に、金属材料からなるゲート電極11、ゲート絶縁膜18、真性アモルファスシリコンからなる半導体層17、エッチングストッパー層16、燐を添加したn+微結晶シリコンからなるオーミックコンタクト層14、15、金属材料からなるソース電極12およびドレイン電極13を、この順に積層した構造を有している。ソース電極12及びドレイン電極13の幅は、オーミックコンタクト層14、15の幅よりも狭く形成されている。
請求項（抜粋）：
電気絶縁性基板と、該電気絶縁性基板上に配置されている帯状のゲート電極と、該ゲート電極の表面を被覆するゲート絶縁膜と、該ゲート絶縁膜に関して該ゲート電極と反対側に配置され、該ゲート絶縁膜と接触する半導体層と、該半導体層に関して前記ゲート絶縁膜と反対側に配置され、該半導体層に接触し、かつ導電性を有する複数のコンタクト層と、該複数のコンタクト層の一方に接続されているソース電極及び該複数のコンタクト層の他方に接続されているドレイン電極とを有し、前記複数のコンタクト層は、比抵抗が10Ωcm以下のn型微結晶シリコンから形成され、該ソース電極及びドレイン電極の少なくともいずれか一方の幅は、該複数のコンタクト層の幅よりも小さく形成されている薄膜トランジスタ。
引用特許：
前のページに戻る
