特許
J-GLOBAL ID：200903094434126002
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
後藤 洋介 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-124444
公開番号（公開出願番号）：特開平5-326440
出願日： 1992年05月18日
公開日（公表日）： 1993年12月10日
要約：
【要約】【目的】 半導体装置の製造方法、特に、電極配線の形成方法において、微細でかつ、信頼性の高い電極配線を形成する。【構成】 半導体基板上11上に絶縁膜12を形成し、バリアメタルとして、また比較的加工しやすい材料であるTi13を蒸着法、または、スパッタ法で形成し、次に、パタニングされたホトレジスト14をスペーサーとし、Pt15及びAu16をメッキ法にて連続で選択的に成長し、ホトレジスト除去後に、Ti13をRIEにてAu16をマスクとしてエッチングし、電極配線を形成する。
請求項（抜粋）：
半導体基板上に形成された素子間を互いに電気的に接続する多層のバリアメタル電極配線を有する半導体装置の製造方法において、前記半導体基板上に形成された絶縁膜上に第1のバリアメタルを成膜する工程と、該第1のバリアメタル上にフォトレジストを形成しパターニングして所定範囲の前記第1のバリアメタルを露出させる工程と、前記所定範囲の第1のバリアメタル上に第1のバリアメタルよりも加工困難な第2のバリアメタルを少なくとも1層選択成長する工程と、該第2のバリアメタル上に主配線材料を少なくとも1層選択成長する工程と、前記フォトレジストを除去した後に前記第1の下層バリアメタルをエッチングする工程とを含むことを特徴とする半導体装置の製造方法。
IPC (3件)：
H01L 21/28 301
, H01L 21/302
, H01L 21/3205
