特許

J-GLOBAL ID：200903094441070225

処理システム、書き込みバッファユニット内の格納の最適化方法、並びに、データの格納及び分配方法

発明者： ヨシオカ・シンイチ ,  シュアンウェン・ワン ,  ラジェシュ・チョプラ ,  ジュンウェン・ツォン
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願2000-276522
公開番号（公開出願番号）：特開2001-147854
出願日： 2000年09月12日
公開日（公表日）： 2001年05月29日
要約：

【要約】【課題】 メモリにおけるバーストモードを更によく利用するための技術及びハードウェアが望まれている。【解決手段】 書き込み動作をバッファに保留する方法及び装置が開示されている。1つの実施の態様では、処理システム100がデータをバスへバーストする。処理システム100はメモリキャッシュ、書き込みバッファユニット、及び、制御ユニットを含む。メモリキャッシュはアドレス及びデータを生成する。書き込みバッファユニット内では、メモリキャッシュに結合された複数のデータ場所が含まれる。制御ユニットは第1データを、複数のデータ場所のうちどれかに向ける。

請求項（抜粋）：

データをバスへバーストする処理システムであって、前記処理システムが、アドレス及びデータを生成するメモリキャッシュと、該メモリキャッシュに接続された複数のデータ場所を有する書き込みバッファユニットと、前記複数のデータ場所のうち幾つかに第1データを向ける制御ユニットとを備えたことを特徴とする処理システム。

IPC (4件)：

G06F 12/02 580 ,  G06F 12/00 560 ,  G06F 12/04 520 ,  G06F 13/38 310

FI (4件)：

G06F 12/02 580 J ,  G06F 12/00 560 B ,  G06F 12/04 520 D ,  G06F 13/38 310 A