特許

J-GLOBAL ID：200903094450934836

薄膜エレクトロルミネセンス素子の製造方法

発明者： 河島 朋之 ,  谷口 春隆 ,  加藤 久人 ,  柴田 一喜
出願人/特許権者： 富士電機株式会社
代理人 (1件)： 山口 巖
公報種別：公開公報
出願番号（国際出願番号）：特願平4-093192
公開番号（公開出願番号）：特開平5-290970
出願日： 1992年04月14日
公開日（公表日）： 1993年11月05日
要約：

【要約】【目的】透明電極を形成した絶縁基板上に、透明電極を露出させて第一絶縁膜、発光層、第二絶縁膜を積層し、かつ第二絶縁膜が発光層を覆うようにする成膜工程におけるマスク交換のために真空槽を開く回数を減少させる。【構成】真空槽内を搬送する基板上に間隔を介してマスクを近接させ、マスクより遠い側にあるターゲツトを用いてスパッタリングすることにより、裏面電極のための成膜を含めて少なくとも二つの成膜工程を同一真空槽内で連続して行う。また、第一絶縁膜と発光層を同一面積にすれば、基板取付けマスクを用いるときにも同一マスクによる連続成膜が可能になる。

請求項（抜粋）：

絶縁基板上に複数の平行条状の透明電極を介して少なくとも第一絶縁膜、発光層、第二絶縁膜が順次積層され、さらにその上に透明電極と直交する方向に走る複数の平行条状の裏面電極が設けられ、透明電極の端部が露出して端子部を成す薄膜エレクトロルミネセンス素子の製造方法において、第一絶縁膜、発光層、第二絶縁膜のいずれかを、真空槽内を透明電極と直交する方向に移動する基板の表面に間隔を介して近接して透明電極端子部を遮蔽するマスクと、そのマスクより遠い側に配置された成膜材料源とを用いて選択的に成膜する工程を含むことを特徴とする薄膜エレクトロルミネセンス素子の製造方法。

IPC (3件)：

H05B 33/10 ,  G09F 9/30 365 ,  H05B 33/26

引用特許：

審査官引用 (4件)

• 特開昭63-181296
  
• 特開平1-112691
  
• 特開昭60-068590
  
• 特開昭64-035892