特許

J-GLOBAL ID：200903094485550372

単一ゲート構造を有するEEPROMのプログラミング方法

発明者： 金 明 希 ,  朴 根 淑 ,  李 相 培 ,  黄 晧 ▲イク▼ ,  朴 惠 英
出願人/特許権者： 三星電子株式会社
代理人 (1件)： 萩原 誠
公報種別：公開公報
出願番号（国際出願番号）：特願2006-343213
公開番号（公開出願番号）：特開2007-172820
出願日： 2006年12月20日
公開日（公表日）： 2007年07月05日
要約：

【課題】単一ゲート構造を有するEEPROMのプログラミング方法を提供する。【解決手段】半導体基板に相互分離された制御活性領域、消去活性領域及び読み取り活性領域を有し、活性領域の上部を横切る共通の浮遊ゲートを備えたEEPROMである。これにより、制御活性領域及び消去活性領域にプログラミング電圧を印加し、読み取り活性領域を接地するか、または制御活性領域及び読み取り活性領域にプログラミング電圧を印加し、消去活性領域を接地して、浮遊ゲートの容量結合効率を向上させる。一方、制御活性領域及び読み取り活性領域にプログラミング電圧を印加し、消去活性領域にマイナス電圧を印加して、容量結合された浮遊ゲートと消去活性領域との間の電界を高めることによって、F-Nトンネリングをさらによく起こす。【選択図】図3

請求項（抜粋）：

半導体基板に相互分離されて配置された第1活性領域、第2活性領域、第3活性領域と、 前記活性領域の上部を横切る共通の浮遊ゲートと、 前記第1活性領域内で前記共通の浮遊ゲートの両側に配置された第1不純物領域と、 前記第2活性領域内で前記共通の浮遊ゲートの両側に配置された第2不純物領域と、 前記第3活性領域内で前記共通の浮遊ゲートの両側に配置された第3不純物領域と、を備えるEEPROMのプログラミング方法において、 前記第1活性領域内の前記第1不純物領域及び前記第3活性領域内の前記第3不純物領域にプログラミング電圧を印加し、前記第2活性領域内の前記第2不純物領域に接地電圧を印加することを特徴とするEEPROMのプログラミング方法。

IPC (5件)：

G11C 16/02 ,  H01L 21/824 ,  H01L 27/115 ,  H01L 29/792 ,  H01L 29/788

FI (3件)：

G11C17/00 611E ,  H01L27/10 434 ,  H01L29/78 371

Fターム (18件)：

5B125BA09 ,  5B125CA01 ,  5B125CA06 ,  5B125DB12 ,  5B125EB01 ,  5B125EJ02 ,  5F083EP02 ,  5F083EP22 ,  5F083EP30 ,  5F083ER03 ,  5F083ER21 ,  5F083GA22 ,  5F101BA01 ,  5F101BB02 ,  5F101BB09 ,  5F101BC02 ,  5F101BD02 ,  5F101BE07