動きベクトル検出装置

発明者：
出願人/特許権者：
代理人 (1件)：滝本智之 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-194261
公開番号（公開出願番号）：特開平10-042299
出願日： 1996年07月24日
公開日（公表日）： 1998年02月13日
要約：

【要約】【課題】画像圧縮や物体追跡に使用される動きベクトルを高速に求める。【解決手段】 2次元CCDと、その出力信号を変換するA/D変換部と、2つのバンクから成り、各バンク間の一対の記憶素子毎に比較器を接続するフレームメモリ部と、フレームメモリの記憶素子に記憶した画像データを、フレームメモリ内の各カラム間で転送するデータ転送制御回路と、各比較器の出力する差分の総和を計数する計数器と、計数器が最小値を検出した時点での、バンク間の画像データの偏移を動きベクトルとして出力する差分器と、差分器の出力する動きベクトルを保持する動きベクトル記憶メモリで構成し、全画像データについて、ロウ方向の画像データ単位で一斉に記憶素子間で転するとともに、フレーム間の画像データの比較を転送終了後に一度に行なう。

請求項（抜粋）：

2次元CCDと、前記CCDの各画素の出力する電圧信号をデジタル信号である画像データに変換する第1のA/D変換部と、少なくとも1ビットの画像データを記憶する記憶素子を単位として、全記憶素子を格子状に配置して列方向の各記憶素子はカラム・バスに接続し、前記カラム・バスは第1のデータ転送回路に接続しており、前記第1のデータ転送回路はラッチと入力セレクタで構成され、前記カラム・バスは前記第1のデータ転送回路のラッチの入力に接続し、前記カラム・バスに出力する前記第1のデータ転送回路の入力セレクタの入力には、前記ラッチの出力と隣接する左右のデータ転送回路のカラム・バスのラッチの出力と前記第1のA/D変換部からのデータ・バスとが接続するものであって、2つのメモリ・バンクの各一対の記憶素子のいずれか一方に前記第1のA/D変換部の出力する画像データを記憶する2メモリ・バンク構成の第1のフレーム・メモリ部と、前記第1のフレーム・メモリ部の各バンクに交互に画像データを書き込む制御と前記第1のフレーム・メモリ部に記憶した画像データを同一バンク内の記憶素子間で転送する制御とを行なう第1のデータ転送制御回路と、前記第1のフレーム・メモリ部の各メモリ・バンク間の一対の記憶素子を入力とし、各一対の記憶素子に保持した画像データの値を比較して比較結果の差分を出力する第1の比較器と、前記第1のフレーム・メモリ部において同一メモリ・バンク内の記憶素子間でデータを転送する度に、全記憶素子対に記憶した画像データについて前記第2の比較器の出力する差分の総和を計数する第1の計数器と、前記第1のデータ転送制御回路の出力する制御信号により、前記各メモリ・バンクに記憶したフレーム間の画像データのX軸方向およびY軸方向の偏移を動きベクトルとして出力する第1の差分器と、前記第1の計数器が最小値を出力した時点での前記第1の差分器の出力を記憶する動きベクトル記憶メモリとを具備し、前記第1のデータ転送制御回路の指示により、前記各記憶素子に記憶した画像データを、前記第1のフレーム・メモリ部の各記憶素子間で一斉に転送することを特徴とする動きベクトル検出装置。

IPC (4件)：

H04N 7/32 , G06F 3/05 331 , G06T 7/20 , H04N 7/18

FI (4件)：

H04N 7/137 Z , G06F 3/05 331 Z , H04N 7/18 G , G06F 15/70 410

前のページに戻る