特許

J-GLOBAL ID：200903094516432373

自己診断機能を有する半導体集積回路装置

発明者： 小川 久夫
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 加藤 朝道
公報種別：公開公報
出願番号（国際出願番号）：特願平8-087201
公開番号（公開出願番号）：特開平9-251059
出願日： 1996年03月15日
公開日（公表日）： 1997年09月22日
要約：

【要約】【課題】回路を構成するMOSトランジスタの性能が製造規格内にあるか否かを各チップ毎に診断し、チップの良否の判定手段を内蔵する半導体集積回路装置の提供。【解決手段】入力端子1への所定入力信号に応じて出力端子2に所定出力信号を発生する信号処理回路10と、信号処理回路10を構成するMOSトランジスタQ1〜Q4のゲート長と同一の幅を有する診断用抵抗RDDT及びこの抵抗よりも幅の大きい基準抵抗RREFを含み、診断用抵抗RDDTと基準抵抗RREFの抵抗値を比較することにより、診断用抵抗RDDTの幅と同一のゲート長を有するMOSトランジスタの特性良否を自己診断する診断回路21と、を備え、診断回路21が発生する判定結果信号により信号処理回路10の外部出力端子2の出力可否を制御する。

請求項（抜粋）：

外部から入力される信号を処理しその処理結果の信号を出力端子を介して外部に出力する信号処理回路と、前記信号処理回路に用いられる半導体デバイスの特性の良否を評価し、その評価結果を二値信号に変換して出力する診断回路と、を同一チップ上に備え、前記信号処理回路の少なくとも1つの出力信号の出力端子からの出力許可/禁止を前記診断回路の出力信号の状態によって制御する半導体集積回路装置において、前記診断回路が、前記半導体デバイスの特性の評価を、前記半導体デバイスの形成工程において形成した抵抗体の抵抗値を評価することで行なうようにしたことを特徴とする自己診断機能を有する半導体集積回路装置。

IPC (4件)：

G01R 31/28 ,  H01L 21/66 ,  H01L 27/04 ,  H01L 21/822

FI (5件)：

G01R 31/28 V ,  H01L 21/66 Y ,  H01L 21/66 F ,  H01L 21/66 V ,  H01L 27/04 T