特許
J-GLOBAL ID：200903094521792744
半導体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
早瀬 憲一
公報種別：公開公報
出願番号（国際出願番号）：特願平3-303950
公開番号（公開出願番号）：特開平5-114288
出願日： 1991年10月22日
公開日（公表日）： 1993年05月07日
要約：
【要約】【目的】 データ出力のサイクルタイムが短縮した半導体記憶装置を得る。【構成】 第1、第2のアドレスデーコーダ1a、1bとこれらにそれぞれ対応する第1,第2の出力回路4a,4bとを設け、この第1、第2の出力回路4a,4bを同一の出力データ線に接続し、アドレスデーコーダ1a、1bが交互にメモリアレイ4内のメモリセルにアクセスするように、各アドレスデーコーダ1a、1bにアドレス信号を入力する。
請求項（抜粋）：
外部より入力された複数のアドレス信号によりメモリセルアレイ内の複数のメモリセルをアクセスし、アクセスされたメモリセルのデータを読み出す半導体記憶装置であって、上記複数のアドレス信号をそれぞれデコードし、上記メモリセルアレイ内の特定のメモリセルをそれぞれアクセスする複数のアドレスデコーダと、上記複数のアドレスデコーダによってアクセスされた複数のメモリセルの読出データをそれぞれ増幅して出力する複数の出力回路と、上記複数の出力回路から出力された複数の読出データを受ける1本の出力データ線とを備え、上記アドレス信号および上記複数の出力回路をそれぞれ出力可能状態またはハインピーダンス状態にする出力制御信号のタイミングを、上記複数の出力回路から出力される読み出しデータが出力回路毎に交互に上記出力データ線に出力されるようにしたことを特徴する半導体記憶装置。
IPC (2件)：
G11C 11/41
, H01L 27/10 451
