特許

J-GLOBAL ID：200903094529118104

演算装置

発明者： 西村 仁志
出願人/特許権者： 有限会社サングラフィックス
代理人 (1件)： 嶋 宣之
公報種別：公開公報
出願番号（国際出願番号）：特願平8-055484
公開番号（公開出願番号）：特開平9-223011
出願日： 1996年02月19日
公開日（公表日）： 1997年08月26日
要約：

【要約】【課題】 命令アクセスを不要にし、高速処理が可能な演算装置を提供すること。【解決手段】 基板上に行列状に配置した複数のALUと、各ALUにそれぞれ接続した論理設定記憶素子と、隣合う前記ALUを互いに接続する隣接配線と、前記ALUの行列間に設けたバスと、各バスの端部に接続し、ALUから隣接する前記バスへの出力許可制御をするアービタとを備え、ALUのうちひとつのALUを外部入力部に接続し、他のひとつのALUを外部出力部に接続し、各ALUは前記隣接配線及びバスを介して全てのALUと接続するとともに、前記論理設定記憶素子は、外部から入力するフローグラフコードに応じた前記個別機能を前記各ALUに設定し、前記個別機能を記憶した前記各ALUとアービタとを用いて、特定用途のための論理演算回路を前記基板上に構成する。

請求項（抜粋）：

基板上に行列状に配置した複数のALUと、前記各ALUにそれぞれ接続した論理設定記憶素子と、隣合う前記ALUを互いに接続する隣接配線と、前記ALUの行列間に設けたバスと、前記各バスの端部に接続し、前記ALUから隣接する前記バスへの出力許可制御をするアービタとを備え、前記ALUのうちひとつのALUを外部入力部に接続し、他のひとつのALUを外部出力部に接続し、前記各ALUは前記隣接配線及び前記バスを介して全ての前記ALUと接続するとともに、前記論理設定記憶素子は、外部から個別機能の分担と接続関係をセットアップするプログラムをハード化する信号として入力するフローグラフコードに応じた前記個別機能を前記各ALUに設定し、前記個別機能を記憶した前記各ALUとアービタとを用いて、特定用途のための論理演算回路を前記基板上に構成することを特徴とする演算装置。

IPC (2件)：

G06F 9/38 310 ,  G06F 7/00

FI (2件)：

G06F 9/38 310 J ,  G06F 7/00 A

引用特許：

審査官引用 (2件)

• 特開平3-139863
  
• 演算装置
  公報種別：公開公報   出願番号：特願平8-055485   出願人：有限会社サングラフィックス