特許
J-GLOBAL ID：200903094530956865
3レベルインバータ装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
田澤 博昭 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-337263
公開番号（公開出願番号）：特開平7-194131
出願日： 1993年12月28日
公開日（公表日）： 1995年07月28日
要約：
【要約】【目的】 所定の自己消弧型半導体素子がスイッチング動作をする際に、スナバコンデンサの充放電回数,アノードリアクトルの充放電回数が増加するのを防止する。【構成】 自己消弧型半導体素子1a,1b,1c,1dのスイッチング動作による出力端子電圧の1回の変化に対し、スナバコンデンサ5a,5b,5c,5dの充放電が1回だけ行われるようにする。
請求項（抜粋）：
中間電位点を有する直流電源の正負母線間に直列接続された第1,第2,第3および第4の自己消弧型半導体素子と、該第1,第2,第3および第4の自己消弧型半導体素子の各々に逆並列接続された第1,第2,第3および第4のダイオードと、上記第1の自己消弧型半導体素子と第2の自己消弧型半導体素子との接続点および上記中間電位点間に接続された第5のダイオードと、上記第3の自己消弧型半導体素子と第4の自己消弧型半導体素子との接続点および上記中間電位点の間に接続された第6のダイオードと、上記第2の自己消弧型半導体素子と第3の自己消弧型半導体素子との接続点に設けられた出力端子と、上記第1の自己消弧型半導体素子に並列接続された第1のコンデンサおよび第7のダイオードからなる第1のスナバ回路と、上記第5のダイオードと第2の自己消弧型半導体素子に一括に並列接続された第2のコンデンサと第8のダイオードからなる第2のスナバ回路と、上記第3の自己消弧型半導体素子と第6のダイオードに一括に並列接続された第3のコンデンサと第9のダイオードからなる第3のスナバ回路と、上記第4の自己消弧型半導体素子に並列接続された第4のコンデンサおよび第10のダイオードからなる第4のスナバ回路と、上記第1のコンデンサと第7のダイオードとの接続点および上記第3のコンデンサと第9のダイオードとの接続点間に接続された第1の抵抗器と、上記第2のコンデンサと第8のダイオードとの接続点および上記第4のコンデンサと第10のダイオードとの接続点との間に接続された第2の抵抗器とを備えた3レベルインバータ装置。
IPC (3件)：
H02M 7/48
, H02M 7/515
, H02M 7/5387
