特許

J-GLOBAL ID：200903094534403925

半導体装置

発明者： 松本 昭人 ,  本間 和樹 ,  池田 正人
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 徳若 光政
公報種別：公開公報
出願番号（国際出願番号）：特願平9-058304
公開番号（公開出願番号）：特開平10-242300
出願日： 1997年02月26日
公開日（公表日）： 1998年09月11日
要約：

【要約】【課題】 シンクロナスSRAM等の高速化及び大容量化・大規模化を図り、これをキャッシュメモリして含むEWS等の高速化及び高性能化を図る。【解決手段】 EWSのキャッシュメモリを構成するシンクロナスSRAM等において、メモリアレイを構成する例えば相補データ線Wn*の非反転データ線Wtn及び反転データ線Wbnを、それぞれ形成高の異なる例えば第2層の金属配線層M2及び第3層の金属配線層M3を用いて形成する。これにより、各相補データ線の非反転及び反転信号線間の線間容量を削減し、各データ線のレベル変化を高速化するとともに、逆に線間容量の増大を抑制しつつ相補データ線の配線ピッチを縮小し、メモリアレイの高集積化を図る。

請求項（抜粋）：

その非反転信号線が第1の配線層を用いて形成され、その反転信号線が上記第1の配線層とは形成高の異なる第2の配線層を用いて形成される相補信号線を具備することを特徴とする半導体装置。

IPC (2件)：

H01L 21/8244 ,  H01L 27/11

引用特許：

審査官引用 (3件)

• 特開平2-183489
  
• 特開平4-094569
  
• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平5-336647   出願人：日本電気株式会社