特許
J-GLOBAL ID：200903094561635986
テストピンの実装装置
発明者：
出願人/特許権者：
代理人 (1件)：
村上 博 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-269281
公開番号（公開出願番号）：特開平6-094748
出願日： 1992年09月11日
公開日（公表日）： 1994年04月08日
要約：
【要約】【目的】 ほぼ1本分のテストピンの実装スペースで、2本のテストピンが機能を損なわずして配置できるようにする。【構成】 第1のテストピン7aの孔7cに第2のテストピン7bを絶縁体8a,8bを介して電気的に分離した形で一体に組み込み、第1のテストピン7aには横に張り出した脚部7dを設けてこれを印刷配線板1に接続するようにした。【効果】 テストピン同士が接触して短絡することがない状態で、小さな実装スペースに2つのテストピンの機能が実現できる。
請求項（抜粋）：
印刷配線板上に2個のテストピンを実装するものにおいて、第1のテストピンに設けた孔に第2のテストピンを貫通して挿入するとともに、これらを絶縁体を介して電気的に分離し、第1のテストピンには横に張り出した取付脚部を設けてその下端部を印刷配線板に接続し、第2のテストピンはその直下で印刷配線板に接続するようにしたことを特徴とするテストピンの実装装置。
IPC (2件)：
前のページに戻る
