特許

J-GLOBAL ID：200903094624774159

半導体モデリング方法

発明者： 林 洋一
出願人/特許権者： 沖電気工業株式会社
代理人 (1件)： 亀谷 美明 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-084716
公開番号（公開出願番号）：特開2001-267260
出願日： 2000年03月22日
公開日（公表日）： 2001年09月28日
要約：

【要約】【課題】 Si/SiO2界面での不純物パイルアップをシミュレーション可能であり,不純物濃度に依存する電気特性(例えば,基板バイアス依存性)を高速計算のもとに解析可能な半導体モデリング方法を提供する。【解決手段】 Si基板領域の不純物の一部をSi/SiO2界面に移動させ,これを不純物パイルアップとして構成する。この方法によれば,従来のFairモデルでは表せなかったSi/SiO2界面における不純物パイルアップを,点欠陥に関連した拡散方程式を解くことなく(すなわち従来のペア拡散モデルを用いず)表すことが可能となる。

請求項（抜粋）：

SiO2層のデータを格納する第1工程と;前記SiO2層に接して形成されたSi層のデータを格納する第2工程と;前記Si層を複数の領域に分割し,前記各領域に含まれる不純物の量を設定する第3工程と;前記各領域に含まれる不純物の単位時間における前記領域間の移動量を設定する第4工程と;前記SiO2層と前記Si層との界面付近に,不純物パイルアップ部を構成する第5工程と;前記第1工程,第2工程,第3工程,第4工程,および第5工程が終了した後,前記各領域の不純物分布を単位時間毎に計算する第6工程と;を含むことを特徴とする,半導体モデリング方法。

IPC (9件)：

H01L 21/22 ,  G06F 17/50 666 ,  H01L 21/76 ,  H01L 21/762 ,  H01L 21/316 ,  H01L 29/00 ,  H01L 29/78 ,  H01L 21/336 ,  H01L 29/786

FI (8件)：

H01L 21/22 Z ,  G06F 17/50 666 S ,  H01L 29/00 ,  H01L 21/76 M ,  H01L 21/76 D ,  H01L 21/94 A ,  H01L 29/78 301 Z ,  H01L 29/78 624

Fターム (16件)：

4M108AA20 ,  4M108AB04 ,  4M108AC57 ,  4M108AD13 ,  5B046AA08 ,  5B046JA07 ,  5F032AA13 ,  5F032CA17 ,  5F040DA06 ,  5F040DC01 ,  5F040EB12 ,  5F040EF11 ,  5F040EK01 ,  5F110AA30 ,  5F110GG02 ,  5F110GG31