特許

J-GLOBAL ID：200903094667454999

出力バッファ回路及びこの出力バッファ回路を用 いた伝送装置

発明者： 青木 泰 ,  片山 富史
出願人/特許権者： 日本電気エンジニアリング株式会社 ,  日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-045608
公開番号（公開出願番号）：特開平8-242161
出願日： 1995年03月06日
公開日（公表日）： 1996年09月17日
要約：

【要約】【目的】GTLドライバに対して動作速度と動作マージンを向上する。【構成】出力バッファ回路はNチャネルMOSトランジスタMN11,MN12によるプッシュプル構成であるが、出力信号をNOR回路NOR1を介してプルアップトランジスタMN11に帰還をかけることにより、低振幅かつ高速の信号波形を出力する。この出力バッファ回路の出力は他の半導体集積回路の差動入力回路の入力に接続される。入力バッファ回路のレファレンス入力はレファレンス電圧源に接続され、かつ入力バッファ回路の入力は終端抵抗でレファレンス電圧源に終端される。この接続構成によれば、出力バッファ回路の電源電圧、入力バッファ回路の電源電圧、及びレファレンス電圧の電源変動に影響されることなく、入力バッファ回路の入力振幅はレファレンス電圧に対して振幅し、ノイズに対する動作マージンも大きくなる。

請求項（抜粋）：

CMOS構造の半導体集積回路の出力バッファ回路において;前記半導体集積回路内部の信号が入力する入力端子と;前記半導体集積回路外部に信号を出力する出力端子と;ソースが電源に接続された第1のNチャネルMOSトランジスタと;ソースが接地され、ドレインが前記第1のNチャネルMOSトランジスタのドレイン及び前記出力端子に接続され、かつゲートが前記入力端子に接続された第2のNチャネルMOSトランジスタと;一方の入力が前記入力端子に接続され、他方の入力が前記出力端子に接続され、かつ出力が前記第1のNチャネルMOSトランジスタのゲートに接続されているNOR回路とを備えることを特徴とする出力バッファ回路。

IPC (3件)：

H03K 19/0175 ,  H03K 19/017 ,  H04B 3/18

FI (3件)：

H03K 19/00 101 F ,  H03K 19/017 ,  H04B 3/18