特許

J-GLOBAL ID：200903094698687738

半導体装置およびその製造方法

発明者： 大倉 嘉之 ,  原田 秀樹
出願人/特許権者： 富士通株式会社
代理人 (1件)： 伊東 忠彦
公報種別：公開公報
出願番号（国際出願番号）：特願平10-010453
公開番号（公開出願番号）：特開平10-284602
出願日： 1998年01月22日
公開日（公表日）： 1998年10月23日
要約：

【要約】【課題】 密着性に優れ、吸湿性が少なく、平坦で低誘電率の層間絶縁膜を有する半導体装置を提供する。【解決手段】 配線パターンを含む配線層と、前記配線層上に、前記配線パターンを覆うように形成され、粒子を充填した構造の層間絶縁膜とを備えた半導体装置において、前記粒子を、50nm〜5nmの範囲の粒径を有するSiO2 粒子とし、前記層間絶縁膜中、隣接する粒子と粒子との間に、空隙を形成する。

請求項（抜粋）：

配線パターンを含む配線層と、前記配線層上に、前記配線パターンを覆うように形成され、粒子を充填した構造の層間絶縁膜とを備えた半導体装置において、前記粒子は、50nm〜5nmの範囲の粒径を有するSiO2 粒子よりなり、前記層間絶縁膜中には、隣接する粒子と粒子との間に、空隙が形成されており、前記層間絶縁膜の空隙率は、1 3〜42%の範囲であることを特徴とする請求項1または2記載の半導体装置。

IPC (2件)：

H01L 21/768 ,  H01L 21/316

FI (2件)：

H01L 21/90 V ,  H01L 21/316 G