特許
J-GLOBAL ID：200903094702456231
ATMスイッチ及びシェーピング方法
発明者：
,
,
出願人/特許権者：
,
代理人 (1件)：
武 顕次郎
公報種別：公開公報
出願番号（国際出願番号）：特願平9-298693
公開番号（公開出願番号）：特開平11-136252
出願日： 1997年10月30日
公開日（公表日）： 1999年05月21日
要約：
【要約】【課題】 ATMスイッチにおいて、VP毎のシェーピングを行う際に、当該VP内の各VCの受信トラフィック量に応じて各VCの送信トラフィック量を動的に変化させ、VP内の帯域の有効活用と各VCの送信効率の向上を図る。【解決手段】 VP内の各VCの受信トラフィック量を監視し、あるVCの受信トラフィック量が当該VCに割り当てられた帯域を上回り、トラフィックの滞留が発生しているとき、そのVCの送信トラフィック量を、当該VCが設定されているVP内の当該VCを含めた各VCの送信トラフィック量の総和が同VPに割り当てられた帯域を超えない範囲で調整する。また、トラフィックの滞留の検出は、出力側回線インタフェース内の各VCに割り当てられたキューに登録されている送信待ちトラフィックのセル数を監視し、予め定義された量を超えた場合、トラフィックの滞留の発生を通知する。
請求項（抜粋）：
複数の回線を収容し、出力側回線インタフェースから回線に送信する送信トラフィックの量を制御するシエーピング機能を有し、複数の論理通信コネクションが設定された論理通信経路毎にシェーピングを行うATMスイッチにおいて、受信したデータを送信するまでの間一時的に保持する論理通信コネクション毎のキューを有するキューバッファと、データのキューへの格納を制御する制御部と、論理通信経路の送信トラフィック量の制御に使用するシェーピング定義情報テーブルと、制御部からの指示と前記シェーピング定義情報テーブルの内容に基づいてキューバッファからデータの読み出し、送信を制御する送信部とを備え、前記制御部は、入力側回線インタフェースを通して受信されている受信トラフィックの量と、前記キューバッファ内で滞留している滞留トラフィックとを監視し、ある論理通信コネクションの滞留トラフィックの量が、予め定められた量を上回っているとき、トラフィックの滞留を前記送信部に通知し、前記送信部は、その論理通信コネクションが属する論理通信経路の当該論理通信コネクションをも含めた各論理通信コネクションの送信トラフィック量の総和がその論理通信経路に割り当てられたトラフィック量を超えない範囲で、当該論理通信コネクションの送信トラフィック量を一時的に増加させることを特徴とするATMスイッチ。
IPC (2件)：
FI (3件)：
H04L 11/20 H
, H04Q 3/00
, H04L 11/20 E
