特許

J-GLOBAL ID：200903094721458717

半導体装置の製造方法

発明者： 長山 哲治
出願人/特許権者： ソニー株式会社
代理人 (1件)： 船橋 國則
公報種別：公開公報
出願番号（国際出願番号）：特願平11-099592
公開番号（公開出願番号）：特開2000-294626
出願日： 1999年04月07日
公開日（公表日）： 2000年10月20日
要約：

【要約】【課題】 マスクの種類に依存することなく、所定のエッチング条件で所定形状のトレンチを形成することが可能な半導体装置の製造方法を提供する。【解決手段】 単結晶シリコンからなる半導体基板31上に、パッド酸化膜32及びストッパ層33を介してシリコンを主材料とするパターン34aを形成する。パターン34aの膜厚は、次のエッチングによって半導体基板31上から除去される程度の膜厚hに設定する。パターン34aをマスクにして半導体基板31をエッチングし、半導体基板31の表面側にトレンチを形成すると共に、半導体基板31上からパターン34aを除去する。

請求項（抜粋）：

半導体基板上に、当該半導体基板を構成する材料を主材料とするパターンを形成する工程と、前記パターンをマスクにして前記半導体基板をエッチングし、当該半導体基板の表面側にトレンチを形成する工程とを行うことを特徴とする半導体装置の製造方法。

IPC (2件)：

H01L 21/76 ,  H01L 21/3065

FI (2件)：

H01L 21/76 L ,  H01L 21/302 B

Fターム (33件)：

5F004AA01 ,  5F004BA14 ,  5F004BA20 ,  5F004CA04 ,  5F004CB02 ,  5F004CB15 ,  5F004DA00 ,  5F004DA01 ,  5F004DA04 ,  5F004DA16 ,  5F004DA23 ,  5F004DA26 ,  5F004DB02 ,  5F004DB03 ,  5F004DB30 ,  5F004EA03 ,  5F004EA23 ,  5F004EA32 ,  5F004EB04 ,  5F032AA34 ,  5F032AA35 ,  5F032AA39 ,  5F032AA44 ,  5F032AA45 ,  5F032BA02 ,  5F032DA02 ,  5F032DA03 ,  5F032DA23 ,  5F032DA24 ,  5F032DA28 ,  5F032DA33 ,  5F032DA53 ,  5F032DA74