特許

J-GLOBAL ID：200903094730952848

半導体装置及びその製造方法

発明者： 吉川 進
出願人/特許権者： 株式会社東芝
代理人 (1件)： 伊丹 勝
公報種別：公開公報
出願番号（国際出願番号）：特願平10-200753
公開番号（公開出願番号）：特開2000-031416
出願日： 1998年07月15日
公開日（公表日）： 2000年01月28日
要約：

【要約】【課題】 簡単な工程でフューズアレイ領域上の開口底部に残る絶縁膜の膜厚を均一にすることを可能とし、もって安定したフューズ切断を行うことを可能とした半導体装置を提供する。【解決手段】 シリコン基板1のメモリセルアレイ領域にメモリセルを構成するMOSトランジスタ2を形する。この上に絶縁膜3を介して、ビット線41と同時にフューズ42をパターン形成する。この上に絶縁膜5を介して、キャパシタ6を形成する。キャパシタ6の絶縁膜であるBSTO膜62とその上のRu膜64の積層膜を用いて、フューズアレイ領域にエッチングストッパをパターニングする。この上を絶縁膜7で覆い、これを選択エッチングしてフューズアレイの領域に開口9を形成する。開口9に露出するRu膜63は除去し、BSTO膜62を露出させる。

請求項（抜粋）：

半導体基板と、この半導体基板上に第1の絶縁膜を介して形成されたフューズアレイと、前記第1の絶縁膜上に前記フューズアレイを覆って堆積された第2の絶縁膜と、前記第2の絶縁膜上に前記フューズアレイの領域を覆ってパターン形成された高誘電体膜と、少なくとも前記高誘電体膜の上方に形成され、前記高誘電体膜をエッングストッパとする選択エッチングによって前記フューズアレイの領域上に開けられた開口を有し、且つその開口底部に前記高誘電体膜が露出している第3の絶縁膜と、を有することを特徴とする半導体装置。

IPC (2件)：

H01L 27/108 ,  H01L 21/8242

FI (3件)：

H01L 27/10 681 F ,  H01L 27/10 621 Z ,  H01L 27/10 651

Fターム (8件)：

5F083JA06 ,  5F083JA14 ,  5F083JA43 ,  5F083KA05 ,  5F083MA06 ,  5F083MA18 ,  5F083PR36 ,  5F083ZA10