特許

J-GLOBAL ID：200903094759107420

半導体デバイスおよびその作製方法

発明者： ジェイムス・ハートフィール・コンフォート ,  デビッド・ルイス・ハラメ ,  スコット・リチャード・スティッフラー
出願人/特許権者： インターナショナル・ビジネス・マシーンズ・コーポレイション
代理人 (1件)： 頓宮 孝一 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-344533
公開番号（公開出願番号）：特開平5-275526
出願日： 1992年12月24日
公開日（公表日）： 1993年10月22日
要約：

【要約】【目的】 シリコン・ゲルマニウム層を有するFETデバイスおよびバイポーラデバイスのための溝絶縁構造およびその作製方法を提供する。【構成】 シリコン・ゲルマニウム層を有し、半導体デバイスが溝構造によって絶縁されているFETデバイスあるいはバイポーラ・デバイスに用いる絶縁構造である。溝は、パッド層、単結晶シリコン層、ならびにシリコン・ゲルマニウム層、さらにシリコン基板をエッチングして形成する。シリコン・ゲルマニウム層は単結晶シリコン層とシリコン基板との間に配し、単結晶シリコン層はパッド層により被覆する。単結晶シリコン層は溝の内張りとして形成する。次に、このシリコンの内張りを酸化することにより、溝絶縁をパシベーションする。その後、溝を絶縁体で塞ぎ、その結果、溝絶縁によりシリコン・ゲルマニウム層が露出し、寄生漏洩が生じてデバイスが影響を受けることを防止する。

請求項（抜粋）：

シリコン・ゲルマニウム層を有する基板を備え、前記基板は溝を有し、前記溝は、前記シリコン・ゲルマニウム層を通じて形成されて且つ前記基板中に側壁を有し、前記側壁はシリコン層によって被覆され、前記シリコン層は前記シリコン・ゲルマニウム層の表面を被覆している半導体デバイス。