特許
J-GLOBAL ID：200903094760470325
種々のクロックレートを参照するコンピュータマザーボード用コンピュータチップセット
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
龍華 明裕
公報種別：公開公報
出願番号（国際出願番号）：特願平11-298837
公開番号（公開出願番号）：特開2001-117665
出願日： 1999年10月20日
公開日（公表日）： 2001年04月27日
要約：
【要約】【課題】 コンピュータマザーボードを待ち時間なしで動作させることができ、コンピュータマザーボードのデータ処理効率を向上させる。【解決手段】 第1、第2クロックレートを含むクロックレートを持つコンピュータマザーボードで使用される。第1および第2クロックレートは実質的に同期しており、一定の比率がある。コンピュータチップセットは、位相信号の集合を発生できる位相信号生成回路と、第1、第2クロックレートのうち入力信号が参照していない側を参照する出力信号を発生する信号変換論理回路をもつ。マルチプレクサは、第3クロック信号として利用されるべく、第1、第2クロックレートの一方を選択して出力する。
請求項（抜粋）：
第1クロックレートと第2クロックレートを含む複数のクロックレートを参照するコンピュータマザーボード用コンピュータチップセットであって、第1クロックレートを参照する第1インタフェイスと、第1クロックレートと第2クロックレートの比がm:n(ただしmとnは互いに素でm>n)であり、それらが実質的に同期しており、かつ前者の第i周期と後者の第j周期(ただしiとjは自然数)の開始時間のずれが所定時間よりも小さい前提で、前記第2クロックレートを参照する第2インタフェイスと、第1、第2インタフェイスと結合され、第1クロックレートと第2クロックレートのクロック比および実質的な同期性に基づき、第2インタフェイスによる受理のため、第1インタフェイス内部のレートをもとに出力信号を変換可能な信号変換回路と、信号変換回路と結合され、それぞれが第1クロックレートのm周期のひとつと正確に同期し、かつ交互にイネーブル状態に切り換えられる、信号変換回路で使用されるm個の位相信号の集合を発生するための位相信号生成回路と、を含むチップセット。
IPC (3件)：
G06F 1/08
, G06F 1/06
, H04L 7/00
H04L 7/00 Z
, G06F 1/04 320 A
, G06F 1/04 312 Z
5B079AA07
, 5B079BA01
, 5B079BB01
, 5B079BB10
, 5B079BC03
, 5B079BC06
, 5B079DD05
, 5B079DD17
, 5K047AA03
, 5K047AA15
, 5K047GG02
, 5K047GG09
, 5K047KK02
, 5K047MM23
, 5K047MM24
, 5K047MM49
, 5K047MM53
, 5K047MM59
