特許

J-GLOBAL ID：200903094778278090

信号同期化回路及び信号同期化方法

発明者： 宮崎 幸徳 ,  下津浜 功
出願人/特許権者： 富士通株式会社
代理人 (1件)： 岡本 啓三
公報種別：公開公報
出願番号（国際出願番号）：特願平6-196609
公開番号（公開出願番号）：特開平8-065113
出願日： 1994年08月22日
公開日（公表日）： 1996年03月08日
要約：

【要約】【目的】 信号同期化回路の改善に関し、2つの信号のデューティ比が異なっている場合であっても、一方のデューティ比の信号を位相補正して、他方のデューティ比の信号に揃える。【構成】 同期目標となる一方の信号AIを遅延する第1の遅延回路11と、一方の信号AIと該一方の信号AIに同期させる他方の信号BIとの位相差を検出する位相検出回路12と、他方の信号BIを遅延する第2の遅延回路13と、位相検出回路12からの位相検出信号S1に基づいて第2の遅延回路13からの他方の遅延信号S2の位相を補正し、かつ、該位相検出信号S1の立ち上がり又は立ち下がりに基づいて該遅延信号S2のデューティ比を補正する位相補正回路14とを備える。

請求項（抜粋）：

同期目標となる一方の信号を遅延する第1の遅延回路と、前記一方の信号と該一方の信号に同期させる他方の信号との位相差を検出する位相検出回路と、前記他方の信号を遅延する第2の遅延回路と、前記位相検出回路からの位相検出信号に基づいて前記第2の遅延回路からの遅延信号の位相を補正し、かつ、該位相検出信号の立ち上がり又は立ち下がりに基づいて該遅延信号のデューティ比を補正する位相補正回路とを備えることを特徴とする信号同期化回路。

IPC (4件)：

H03K 5/00 ,  H03K 19/096 ,  H04L 7/02 ,  H03L 7/00

FI (2件)：

H03K 5/00 V ,  H04L 7/02 Z