特許

J-GLOBAL ID：200903094785833635

炭化けい素半導体装置の製造方法

発明者： 上野 勝典
出願人/特許権者： 富士電機株式会社
代理人 (1件)： 篠部 正治
公報種別：公開公報
出願番号（国際出願番号）：特願平9-221244
公開番号（公開出願番号）：特開平11-068097
出願日： 1997年08月18日
公開日（公表日）： 1999年03月09日
要約：

【要約】【課題】SiCを用いた縦型MOSFETの高耐圧化を図る。【解決手段】nドリフト層31bを選択的にエッチングして凹部34を形成し、その上にエピタキシャル成長によりpエピタキシャル層32aを積層する。次にnドリフト層31bが現れるまで表面を平坦化して、pエピタキシャル層32aを分離し、pベース領域32とする。そのpベース領域32の表面層に燐イオンをイオン注入し、熱処理により活性化してnソース領域33を形成する。その後、熱酸化によりゲート絶縁膜35を形成し、その上にゲート電極層36を設ける。更に、nソース領域33に接触するソース電極37、n+ サブストレートの裏面に接触するドレイン電極38を設ける。

請求項（抜粋）：

pn接合をもつ炭化けい素半導体装置の製造方法において、炭化けい素結晶基板表面に所定のパターンの凹部を形成する工程と、その上に基板と反対の導電型のエピタキシャル層を成長させる工程と、得られた半導体基板の表面を平坦化してpn接合を表面に露出させる工程を有することを特徴とする炭化けい素半導体装置の製造方法。

IPC (3件)：

H01L 29/78 ,  C30B 29/36 ,  H01L 21/336

FI (6件)：

H01L 29/78 652 T ,  C30B 29/36 A ,  H01L 29/78 301 B ,  H01L 29/78 652 C ,  H01L 29/78 653 A ,  H01L 29/78 658 E