特許

J-GLOBAL ID：200903094796457180

半導体集積回路

発明者： 中村 博之
出願人/特許権者： キヤノン株式会社
代理人 (1件)： 山下 穣平
公報種別：公開公報
出願番号（国際出願番号）：特願2001-040432
公開番号（公開出願番号）：特開2002-246634
出願日： 2001年02月16日
公開日（公表日）： 2002年08月30日
要約：

【要約】【課題】 光センサ等の回路素子のS/N比の向上がはかられた半導体集積回路を提供することを目的とするものである。【解決手段】 基板に印加される電位と反対極性の電位が印加される、前記基板と反対導電型の半導体や金属からなるキャリア収集手段を回路素子の周囲に設け、反対導電型の半導体の電位を最高又は最低電位にする。

請求項（抜粋）：

半導体基板と、前記半導体基板内に形成された回路素子と、前記半導体基板内の前記回路素子の周囲に設けられた、前記半導体基板と反対導電型の半導体領域或いは金属領域からなるキャリア収集手段と、を有する半導体集積回路において、最高電位又は最低電位を与える電圧が、前記キャリア収集手段に印加されることを特徴とする半導体集積回路。

IPC (2件)：

H01L 31/10 ,  H01L 27/14

FI (2件)：

H01L 31/10 A ,  H01L 27/14 Z

Fターム (11件)：

4M118AA05 ,  4M118AB01 ,  4M118BA02 ,  4M118BA06 ,  4M118CA03 ,  4M118CA40 ,  5F049MA02 ,  5F049NA04 ,  5F049QA13 ,  5F049RA10 ,  5F049WA03