MOSFET及びその製造方法

発明者：
出願人/特許権者：
代理人 (1件)：山川政樹
公報種別：公開公報
出願番号（国際出願番号）：特願平4-176026
公開番号（公開出願番号）：特開平6-029532
出願日： 1992年06月11日
公開日（公表日）： 1994年02月04日
要約：

【要約】【目的】基板のバルク部分におけるパンチスルーを防止できるLDD構造を有するMOSFET及びその製造工程を提供する。【構成】第1導電型の半導体基板;前記基板上に位置するゲート;前記ゲート下側に相応する基板の表面直下に位置する第1導電型のチャネル領域;前記チャネル領域の左右のいずれかに該当する基板の表面直下に順次位置する第2導電型の低濃度ソース領域及び第2導電型の高濃度ソース領域;前記チャネル領域の左右の中他方の側に該当する基板の表面内に順次位置する第2導電型の低濃度ドレーン領域及び第2導電型の高濃度ドレーン領域;前記第2導電型の低濃度ソース領域と第2導電型の低濃度ドレーン領域とを包囲形成する第1導電型の2個の第1不純物領域;前記チャネル領域に相応する基板のバルクの中、基板表面より所定の距離ほど離間されたところに位置する第1導電型の第2不純物領域;を含むことを特徴とするMOSFET。

請求項（抜粋）：

第1導電型の半導体基板;前記基板上に位置するゲート;前記ゲートの下側に相応する基板の表面直下に位置する第1導電型のチャネル領域;前記チャネル領域の左右のいずれかに該当する基板の表面直下に順次位置する第2導電型の低濃度ソース領域及び第2導電型の高濃度ソース領域;前記チャネル領域の左右の中他方の側に該当する基板の表面内に順次位置する第2導電型の低濃度ドレーン領域及び第2導電型の高濃度ドレーン領域;前記第2導電型の低濃度ソース領域と第2導電型の低濃度ドレーン領域とを包囲形成する第1導電型の2個の第1不純物領域;前記チャネル領域に相応する基板のバルクの中、基板表面より所定の距離離間されたところに位置する第1導電型の第2不純物領域;を含むことを特徴とするMOSFET。

IPC (2件)：

H01L 29/784 , H01L 21/336

FI (2件)：

H01L 29/78 301 X , H01L 29/78 301 L

引用特許：

審査官引用 (3件)

特開昭63-211762
特開平1-309376
特開昭62-155565

前のページに戻る