特許

J-GLOBAL ID：200903094801113702

高耐圧集積回路

発明者： 多田 元
出願人/特許権者： 富士電機株式会社
代理人 (1件)： 篠部 正治
公報種別：公開公報
出願番号（国際出願番号）：特願平8-345294
公開番号（公開出願番号）：特開平10-189950
出願日： 1996年12月25日
公開日（公表日）： 1998年07月21日
要約：

【要約】【課題】多数の高耐圧素子を有する多ビット出力等の高耐圧集積回路において、素子ピッチを狭め、チップ面積を低減し、或いは高集積化を図る。【解決手段】p基板1上のnエピタキシャル層2の一部が接合分離された一つのn島状領域5内に、n+ 埋め込み領域9を共通にした複数のn+ 埋め込み領域9に到達する深さのリング状のn+ ウォール領域8を形成し、その内側にnソース領域7、pベース領域6、pベース領域6の表面露出部上にゲート酸化膜10を介して多結晶シリコンのゲート電極層11、nソース領域7およびpベース領域6に接触してソース電極12、n+ ウォール領域8に接触してドレイン電極となるウォール電極13が設けられて、複数のnチャネルMOSFETが形成される。ウォール電極13と同電位の高電圧フィールドプレート16を最外周のn+ ウォール領域8の最外周の境界上の絶縁膜上にのみ設ける。

請求項（抜粋）：

第一導電型半導体基板上の、第一導電型半導体基板と連続し、かつその表面に基板電極が設けられた第一導電型分離領域で全周を囲まれた一つの第二導電型島状領域内に、電源を共通にした、互いに独立に動作する複数の高耐圧MOSFETを形成することを特徴とする高耐圧集積回路。

引用特許：

審査官引用 (4件)

• 特開平2-028953
  
• 特開平3-133171
  
• 特開平2-283074
  
• 特開平2-130869