特許

J-GLOBAL ID：200903094804122958

半導体装置及びその製造方法

発明者： 佐野 伊佐夫
出願人/特許権者： 三洋電機株式会社
代理人 (1件)： 岡田 敬
公報種別：公開公報
出願番号（国際出願番号）：特願平7-343410
公開番号（公開出願番号）：特開平9-186316
出願日： 1995年12月28日
公開日（公表日）： 1997年07月15日
要約：

【要約】【課題】 一方のスペーサをエッチング除去する際の基板のエッチングダメージを防止して、装置特性の信頼性向上をはかる。【解決手段】 半導体基板1上のゲート酸化膜3上にゲート電極4を形成した後に、該電極4に隣接するN- 型ソース・ドレイン拡散層5、6を形成する。次に、前記電極4の両側壁部に前記酸化膜3や基板1とはエッチング条件の異なるシリコン窒化膜から成るサイドウォールスペーサ7を形成し、高電界がかかる側の基板上に形成したレジスト膜8をマスクにして一方のサイドウォールスペーサ7をエッチング除去することにより、基板のエッチングダメージが減少する。

請求項（抜粋）：

一導電型の半導体基板上の絶縁膜上に形成されたゲート電極と、前記ゲート電極の片側の側壁部に形成されたシリコン窒化膜から成るサイドウォールスペーサと、前記サイドウォールスペーサを有する基板側に形成された低濃度の逆導電型の不純物拡散層と高濃度の逆導電型の不純物拡散層と、前記サイドウォールスペーサを有さない基板側に形成された高濃度の逆導電型の不純物拡散層とを具備することを特徴とする半導体装置。

IPC (4件)：

H01L 29/78 ,  H01L 21/336 ,  H01L 21/265 ,  H01L 21/3065

FI (4件)：

H01L 29/78 301 L ,  H01L 21/265 L ,  H01L 21/302 J ,  H01L 29/78 301 S