特許
J-GLOBAL ID：200903094812896288

半導体装置および半導体装置の製造方法

発明者：
谷田 一真

谷田 一真 について

, 
関口 正博

関口 正博 について

, 
高橋 健司

高橋 健司 について

, 
佐藤 二尚

佐藤 二尚 について

, 
三野 利一

三野 利一 について

, 
原田 享

原田 享 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (4件)： 須山 佐一 ,  川原 行雄 ,  山下 聡 ,  須山 英明
公報種別：公開公報
出願番号（国際出願番号）：特願2007-146674
公開番号（公開出願番号）：特開2008-300718
出願日： 2007年06月01日
公開日（公表日）： 2008年12月11日
要約：
【課題】半導体基板の貫通配線部において、貫通孔底部での絶縁層の被覆性が向上され、電気的絶縁性の低下や接続不良が改善された半導体装置を提供する。【解決手段】貫通孔3を有する半導体基板2の表面に、該貫通孔3と同径の開口4aを有する第1の絶縁層4が被覆され、その上に第1の配線層5が開口4aを覆い形成されている。また、貫通孔3内および半導体基板2の裏面に第2の絶縁層6が被覆されている。第2の絶縁層6は、第1の配線層5と内接するように形成され、内接部に第1の絶縁層4の開口4aよりも小径の開口6aを有している。さらに、貫通孔3内に第2の配線層7が充填・形成され、この第2の配線層7は第2の絶縁層6の開口6aを介して第1の配線層5に内接している。【選択図】図1
請求項（抜粋）：
半導体基板と、 前記半導体基板の第1の面と第2の面を貫通して設けられた貫通孔と、 前記半導体基板の第1の面に設けられた、前記貫通孔の第1の面側の開口部上に開口を有する第1の絶縁層と、 前記第1の絶縁層上に前記開口を覆うように設けられた第1の導電体層と、 前記貫通孔の内壁面から前記半導体基板の第2の面上に連接して設けられた、前記第1の導電体層に内接しかつ前記貫通孔の第1の面側の開口部上に前記第1の絶縁層の開口よりも小径の開口を有する第2の絶縁層と、 前記貫通孔内および前記半導体基板の第2の面上の前記第2の絶縁層上に連接して設けられた、該第2の絶縁層の開口を介して前記第1の導電体層に内接する第2の導電体層と を備えることを特徴とする半導体装置。
IPC (2件)：
H01L 21/320 ,  H01L 23/52
FI (1件)：
H01L21/88 J
Fターム (45件)：
5F033HH07 ,  5F033HH08 ,  5F033HH09 ,  5F033HH11 ,  5F033HH13 ,  5F033HH14 ,  5F033HH15 ,  5F033HH17 ,  5F033HH18 ,  5F033HH23 ,  5F033HH32 ,  5F033HH33 ,  5F033JJ01 ,  5F033KK07 ,  5F033KK08 ,  5F033KK09 ,  5F033KK11 ,  5F033KK13 ,  5F033KK14 ,  5F033KK15 ,  5F033KK17 ,  5F033KK18 ,  5F033KK23 ,  5F033KK32 ,  5F033KK33 ,  5F033MM30 ,  5F033PP15 ,  5F033PP19 ,  5F033PP26 ,  5F033QQ06 ,  5F033QQ07 ,  5F033QQ09 ,  5F033QQ12 ,  5F033QQ37 ,  5F033RR04 ,  5F033RR06 ,  5F033RR11 ,  5F033RR12 ,  5F033RR21 ,  5F033RR22 ,  5F033SS11 ,  5F033SS21 ,  5F033TT01 ,  5F033TT07 ,  5F033XX09
引用特許：
出願人引用 (2件)
  • 米国特許第5,229,647号公報
  • 特許3,186,941号
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM