特許
J-GLOBAL ID：200903094819035148
多層基板
発明者：
出願人/特許権者：
代理人 (1件)：
筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平6-109461
公開番号（公開出願番号）：特開平7-321470
出願日： 1994年05月24日
公開日（公表日）： 1995年12月08日
要約：
【要約】【目的】 バイパスコンデンサのリードインダクタンスを並列共振回路の要素とする並列共振に起因した電源ノイズを低減できるようにする。【構成】 LSI5が実装されると共に所定の配線パターンが施された信号パターン層1、LSI5に対する電源供給を行うための電源層2及びグランド層3の各々を積層した多層基板であって、内部に形成された貫通孔に誘電体8が充填された磁性体7を電源層2とグランド層3の間に配設し、電源ライン間の浮遊静電容量と外付けのバイパスコンデンサ6のリードインダクタンスとによる並列共振が生じないようにする。
請求項（抜粋）：
能動素子を含む電子部品が実装されると共に所定の配線パターンが施された信号パターン層、前記電子部品に対する電源供給を行うための電源層及びグランド層の各々を積層した多層基板であって、内部に形成された貫通孔に誘電体が充填された磁性体を前記電源層と前記グランド層との間に配設したことを特徴とする多層基板。
IPC (3件)：
H05K 3/46
, H01L 21/66
, H01L 23/12
