特許
J-GLOBAL ID：200903094827694355
試験用半導体装置及びその試験方法
発明者：
出願人/特許権者：
代理人 (1件)：
森 哲也 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-139060
公開番号（公開出願番号）：特開平5-335396
出願日： 1992年05月29日
公開日（公表日）： 1993年12月17日
要約：
【要約】【目的】定電流TDDB特性試験を簡単な測定システムで、効率よく行うことが可能となる試験用半導体装置及びその試験方法を提供する。【構成】半導体基板10に、複数設けたウエル領域9上に、MOSキャパシタ8を形成し、ゲート電極4と、これと隣合う一方のウエル領域9とを配線2で接続して、前記MOSキャパシタ8を直列に接続した試験用半導体装置を用い、前記MOSキャパシタ8に定電流を印加して電圧をモニタする。
請求項（抜粋）：
半導体基板のウエル領域上に、ゲート絶縁膜を介してゲート電極を形成し、金属・酸化膜・半導体構造からなる二端子素子を設けた試験用半導体装置において、前記半導体基板に、複数のウエル領域を設け、当該各ウエル領域上に、前記二端子素子を形成し、前記ゲート電極と、これと隣合う一方のウエル領域とを配線で接続して、前記二端子素子を直列に接続したことを特徴とする試験用半導体装置。
IPC (4件)：
H01L 21/66
, G01R 31/26
, H01L 29/784
, H01L 29/94
