特許
J-GLOBAL ID:200903094832329827
ワンタイムプログラマブルメモリ素子及びこれを含む半導体集積回路並びにその製造方法
発明者:
,
出願人/特許権者:
代理人 (2件):
志賀 正武
, 渡邊 隆
公報種別:公開公報
出願番号(国際出願番号):特願2004-156766
公開番号(公開出願番号):特開2004-356631
出願日: 2004年05月26日
公開日(公表日): 2004年12月16日
要約:
【課題】 ワンタイムプログラマブルメモリ素子及びこれを含む半導体集積回路並びにその製造方法を提供する。【解決手段】 ワンタイムプログラムメモリ素子のフローティングゲートとコントロールゲートとを形成するための別途のフォトリソグラフィ工程の追加なしに、既工程で使われているポリシリコン-誘電膜-ポリシリコン構造または金属-誘電膜-金属構造のキャパシタ製造工程をそのまま利用してワンタイムプログラムメモリ素子を具現する。また、本発明はOTPメモリ素子とMOSトランジスタとが含まれた半導体集積回路の製造時にMOSトランジスタのゲート酸化膜の信頼性を高めうる方法を提供する。【選択図】 図8
請求項(抜粋):
基板の活性領域を定義する素子分離膜と、
前記活性領域上に形成されたトンネル酸化膜と、
前記活性領域及び前記素子分離膜上に形成されたフローティングゲートと、
前記フローティングゲート上に形成されたゲート間誘電膜と、
前記ゲート間誘電膜上に形成されたコントロールゲートと、
前記コントロールゲートの両側の活性領域に形成されたソース及びドレイン領域と、
を含むことを特徴とするワンタイムプログラマブルメモリ素子。
IPC (5件):
H01L21/8247
, H01L27/10
, H01L27/115
, H01L29/788
, H01L29/792
FI (3件):
H01L29/78 371
, H01L27/10 481
, H01L27/10 434
Fターム (58件):
5F083EP03
, 5F083EP13
, 5F083EP22
, 5F083EP54
, 5F083EP56
, 5F083GA28
, 5F083HA02
, 5F083JA04
, 5F083JA14
, 5F083JA15
, 5F083JA35
, 5F083JA36
, 5F083JA38
, 5F083JA39
, 5F083JA40
, 5F083JA43
, 5F083JA45
, 5F083JA53
, 5F083JA56
, 5F083JA58
, 5F083MA06
, 5F083MA16
, 5F083MA19
, 5F083NA01
, 5F083NA02
, 5F083PR21
, 5F083PR40
, 5F083PR43
, 5F083PR44
, 5F083PR49
, 5F083PR52
, 5F083PR53
, 5F083PR54
, 5F083ZA05
, 5F083ZA07
, 5F083ZA08
, 5F101BA02
, 5F101BA05
, 5F101BA07
, 5F101BA12
, 5F101BA26
, 5F101BA29
, 5F101BA36
, 5F101BB02
, 5F101BB08
, 5F101BD07
, 5F101BD14
, 5F101BD27
, 5F101BD30
, 5F101BD35
, 5F101BD36
, 5F101BD37
, 5F101BD41
, 5F101BD45
, 5F101BH02
, 5F101BH03
, 5F101BH04
, 5F101BH21
引用特許:
前のページに戻る