特許

J-GLOBAL ID：200903094850828687

半導体集積回路装置の製造方法

発明者： 福本 佳子 ,  小野塚 利彦
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平7-269771
公開番号（公開出願番号）：特開平9-115806
出願日： 1995年10月18日
公開日（公表日）： 1997年05月02日
要約：

【要約】【課題】 多層レジスト法を用いてレジストパターンを形成する際、上層のフォトレジスト膜と下層のフォトレジスト膜(反射防止層)との界面で露光光の一部が反射するのを防止する。【解決手段】 吸光剤を含んだ下層のフォトレジスト膜(反射防止層)4と、吸光剤を含まない上層のフォトレジスト膜6との間に、両者の中間程度の吸光剤濃度を有するフォトレジスト膜5を介在させ、フォトレジスト膜(4、5、6)全体としての吸光剤濃度勾配を緩やかなものとすることにより、フォトレジスト膜同士の界面での露光光の反射を生じ難くする。

請求項（抜粋）：

半導体ウエハ上に被着したフォトレジスト膜を露光、現像してフォトレジストパターンを形成する工程を有する半導体集積回路装置の製造方法であって、(a)半導体ウエハ上に吸光剤を含む第1のフォトレジスト膜を被着する工程、(b)前記第1のフォトレジスト膜上に前記第1のフォトレジスト膜よりも低濃度の吸光剤を含む第2のフォトレジスト膜を被着する工程、(c)前記第2のフォトレジスト膜上に吸光剤を含まない第3のフォトレジスト膜を被着する工程、(d)前記第1、第2および第3のフォトレジスト膜を露光、現像してフォトレジストパターンを形成する工程、を含むことを特徴とする半導体集積回路装置の製造方法。

IPC (3件)：

H01L 21/027 ,  G03F 7/20 521 ,  G03F 7/26 511

FI (4件)：

H01L 21/30 573 ,  G03F 7/20 521 ,  G03F 7/26 511 ,  H01L 21/30 574