特許

J-GLOBAL ID：200903094851106405

半導体集積回路

発明者： 熊谷 浩一
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-301392
公開番号（公開出願番号）：特開平7-153927
出願日： 1993年12月01日
公開日（公表日）： 1995年06月16日
要約：

【要約】【目的】CMOS特定用途向けロジックLSIのトランジスタのオン電流を増加させ、動作速度の向上を図る。【構成】基本セル内に、ドレイン側のみにLDD領域を有し、かつソース側にLDD領域をもたない、非対称構造トランジスタを1個以上有する構成とする。これにより、本来ホットキャリア体制構造には無関係なソース側LDD領域の抵抗成分をなくすことができ、トランジスタのオン電流の増加ならびに動作速度向上を図ることができる。

請求項（抜粋）：

Pチャネル型MOSトランジスタ群およびNチャネル型MOSトランジスタ群から構成されるCMOSトランジスタ群を所定の配線接続をして所望の論理動作をする基本セルならびに前記基本セルを複数個含み所望の論理機能動作をするブロックセルのそれぞれを半導体基板の一主平面上に配列して成るゲートアレー構成またはスタンダードセル構成の半導体集積回路において、前記基本セルはソース・ドレインの拡散層構造がこのソース・ドレインの電界集中を緩和するようLDD構造またはDDD構造をその一方に有して非対称構造である非対称CMOSトランジスタを含むことを特徴とする半導体集積回路。

IPC (4件)：

H01L 27/118 ,  H01L 21/82 ,  H01L 21/8238 ,  H01L 27/092

FI (4件)：

H01L 21/82 M ,  H01L 21/82 B ,  H01L 27/08 321 E ,  H01L 27/08 321 J

引用特許：

審査官引用 (3件)

• 特開昭63-310136
  
• 特開昭57-079667
  
• 特開平2-030185