特許
J-GLOBAL ID：200903094885837611
周辺回路素子を集積化した画像形成ピクセル素子を有するピクセルアレイ
発明者：
出願人/特許権者：
代理人 (1件)：
川原田 一穂 (外1名)
公報種別：公表公報
出願番号（国際出願番号）：特願平7-500882
公開番号（公開出願番号）：特表平8-510883
出願日： 1994年05月27日
公開日（公表日）： 1996年11月12日
要約：
【要約】ピクセル素子のアレイ、複数の行選択ライン、複数の列選択ライン、及び複数の信号ラインを有するピクセルアレイにおいて、多くのピクセルアレイを含む画像器マトリックス全体でのデッドスペースを最小にするピクセル素子が開示されている。ピクセル素子は、光検出用、光伝送用、又は光放射用の光変換装置、及び光変換装置と所定の信号ライン間に接続された一対の直列スイッチングトランジスタを含む。更に、ピクセル素子は、一対のスイッチングトランジスタと独立な少なくとも一つの構成トランジスタを含む。例えば走査回路や増幅回路での望ましい機能を実現して各ピクセルアレイのデッドスペースが最小になるように、即ち画像器アレイ全体が最小になるように、この構成トランジスタは他のピクセル素子の構成トランジスタとの間で相互にアレイ中にわたり接続される。アレイの周辺のデッドスペースは最小化され、複数のアレイがその全ての4つの辺を接することができ、相対的に大きい合成画像化アレイを形成できる。
請求項（抜粋）：
複数の選択ライン、 複数の信号ライン、 ピクセル素子のアレイを含むピクセルアレイであって、一つのピクセル素子は、 光変換手段、 光変換手段と複数の信号ラインのうちの一つのライン間に接続されたスイッチング手段であって、複数の選択ラインのうちの一つのライン上の信号に応答し、光変換手段と前記一つの信号ライン間で信号を伝送する、該スイッチング手段、 複数のピクセル素子の各々における少なくとも一つの構成トランジスタであって、スイッチング手段とは独立した該構成トランジスタ、及び 複数のピクセル素子の夫々にある複数の構成トランジスタを接続して、ピクセル素子のアレイ内に周辺回路を形成するための手段、を含む、上記ピクセルアレイ。
IPC (2件)：
FI (2件)：
H04N 5/335 E
, H01L 27/14 A
