特許

J-GLOBAL ID：200903094891799985

データ処理システム

発明者： 西井 修 ,  林 信幸 ,  平塚 憲晴 ,  岡田 哲彦 ,  武田 博
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平5-223079
公開番号（公開出願番号）：特開平7-078106
出願日： 1993年09月08日
公開日（公表日）： 1995年03月20日
要約：

【要約】【目的】 プロセッサLSI(100)とバンク分けされたDRAMを含むシステムでDRAMのローアドレスを省略する高速動作モードを使用する比率を高める。同時に100の外部論理量を最小化する。【構成】 100の内部に存在し、最近のローアドレスを保持するレジスタ101、102をバンクに対応してもつ。ローレジスタ101、102とアクセスアドレスを比較し、各バンクで高速動作モードのチェックを行う。【効果】 各バンクについてローアドレスが変化しない限りは高速動作モードが使用でき、例えばブロックコピー処理で処理高速化の効果をもたらす。

請求項（抜粋）：

データ処理部と、メモリと、最近のアクセスアドレスを保持する複数のアドレスレジスタと、現在のアクセスアドレスの中の特定のビット情報を用い上記複数のアドレスレジスタの1つを選択する選択手段と、上記データ処理部が外部にバスアクセスを発行する際に、該バスアクセスのアクセスアドレスと上記特定のビット情報に従って上記選択手段によって選択された上記アドレスレジスタの内容とを比較する比較手段とを具備してなり、上記比較手段による比較の結果が真なる時に上記メモリへのアクセスアドレスの送出を省略する動作を行うことを特徴とするデータ処理システム。

引用特許：

審査官引用 (4件)

• 特開平4-065739
  
• 特開平4-299752
  
• 特開昭61-127056
  
• 特開平3-232186