特許
J-GLOBAL ID：200903094915026249
ディープサブミクロンMOSFET出力バッファ回路
発明者：
出願人/特許権者：
代理人 (1件)：
川久保 新一
公報種別：公開公報
出願番号（国際出願番号）：特願平5-277713
公開番号（公開出願番号）：特開平7-111450
出願日： 1993年10月08日
公開日（公表日）： 1995年04月25日
要約：
【要約】【目的】 ディープサブミクロンMOSFET出力バッファ回路を構成するプルアップ素子の駆動力を低下させることがなく、しかも、消費電力を小さくすることができるディープサブミクロンMOSFET出力バッファ回路を提供することを目的とするものである。【構成】 プルアップ素子がオンするときにのみ、ゲート電圧発生回路を動作させ、そのゲート電圧発生回路で発生する電圧をプルアップ素子に印加し、プルアップ素子がオフのときには、ゲート電圧発生回路を停止するものである。
請求項（抜粋）：
互いに直列接続された2つのp-chMOSFETを駆動段のプルアップ素子として使用し、互いに直列接続された2つのn-chMOSFETを上記駆動段のプルダウン素子として使用し、上記2つのp-chMOSFETのうちで所定の高電圧の電源側に設けられたp-chMOSFETのゲートと、上記2つのn-chMOSFETのうちで接地線側に設けられたp-chMOSFETのゲートとに論理信号を印加し、上記p-chMOSFETの耐圧と上記n-chMOSFETの耐圧とが、ともに上記高電圧よりも低くしかも所定の低電圧よりも高いディープサブミクロンMOSFET出力バッファ回路において、上記プルアップ素子がオンすべきときに、動作して上記低電圧を下回る電圧を発生し、上記プルアップ素子がオフすべきときに、停止して上記低電圧を出力するゲート電圧発生回路を設け、上記2つのp-chMOSFETのうちで上記ディープサブミクロンMOSFET出力バッファ回路の出力端子側に設けられたp-chMOSFETのゲートに、上記ゲート電圧発生回路の出力端子が接続され、上記2つのn-chMOSFETのうちで上記ディープサブミクロンMOSFET出力バッファ回路の出力端子側に設けられたn-chMOSFETのゲートに、上記低電圧が印加されていることを特徴とするディープサブミクロンMOSFET出力バッファ回路。
IPC (4件)：
H03K 19/0175
, H03K 17/10
, H03K 17/687
, H03K 19/003
H03K 19/00 101 F
, H03K 17/687 F
