特許
J-GLOBAL ID：200903094915507735
半導体装置およびその製造方法
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
則近 憲佑
公報種別：公開公報
出願番号（国際出願番号）：特願平7-058410
公開番号（公開出願番号）：特開平8-254680
出願日： 1995年03月17日
公開日（公表日）： 1996年10月01日
要約：
【要約】【構成】 この発明は、絶縁基板上に走査線,走査線を被覆する絶縁膜,走査線上に絶縁膜を介して配置される非単結晶シリコン薄膜および非単結晶シリコン薄膜に電気的に接続されるソース電極及びドレイン電極を備えた半導体装置であって、走査線はアルミニウム(Al)を主成分とする第1金属層と、第1金属層を被覆する合金層と、第1金属層と合金層との間に配置された合金層を構成する一元素を主成分とした第2金属層とを備えている。【効果】 この発明によれば、走査線の配線抵抗が十分に低減され、しかも過酷な製造条件であっても、製造歩留まりが低下することのない半導体装置が得られる。
請求項（抜粋）：
絶縁基板上に走査線,前記走査線を被覆する絶縁膜,前記走査線上に前記絶縁膜を介して配置される非単結晶シリコン薄膜および前記非単結晶シリコン薄膜に電気的に接続されるソース電極及びドレイン電極を備えた半導体装置において、前記走査線はアルミニウム(Al)を主成分とする第1金属層と、前記第1金属層を被覆する合金層と、前記第1金属層と前記合金層との間に配置された前記合金層を構成する一元素を主成分とした第2金属層とを備えたことを特徴とした半導体装置。
IPC (2件)：
FI (2件)：
G02F 1/133
, H01L 29/78 612 C
