特許

J-GLOBAL ID：200903094920046118

遅延時間測定回路及び遅延時間測定方法

発明者： 小 林 憲 史
出願人/特許権者： 株式会社東芝
代理人 (1件)： 佐藤 一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-262217
公開番号（公開出願番号）：特開平11-101851
出願日： 1997年09月26日
公開日（公表日）： 1999年04月13日
要約：

【要約】【課題】 半導体集積回路のジャンクション温度の変動に依存することなく、当該回路の伝搬遅延時間の試験及び良否判定を可能とする。【解決手段】 本発明に係る遅延時間測定回路は、立ち上がり信号の伝搬遅延時間を決定する立ち上がり信号制御回路と、立ち下がり信号の伝搬遅延時間を決定する立ち下がり信号制御回路と、立ち上がり信号制御回路の出力と立ち下がり信号制御回路の出力とが入力されることにより、生成するパルス信号のパルス幅及びデューティ比が決定されるパルス信号生成回路とを備え、パルス信号生成回路の出力を立ち上がり信号制御回路及び立ち下がり信号制御回路に入力してフィードバックすることによりリングオシレータを形成したものである。本発明に係る遅延時間測定方法は、上記回路を使用し、パルス信号生成回路の出力のデューティ比を測定することにより、被測定回路の伝搬遅延時間を測定するものである。

請求項（抜粋）：

立ち上がり信号の伝搬遅延時間を決定する立ち上がり信号制御回路と、立ち下がり信号の伝搬遅延時間を決定する立ち下がり信号制御回路と、前記立ち上がり信号制御回路の出力と前記立ち下がり信号制御回路の出力とが入力されることにより、生成するパルス信号のパルス幅及びデューティ比が決定されるパルス信号生成回路とを備え、前記パルス信号生成回路の出力を前記立ち上がり信号制御回路及び前記立ち下がり信号制御回路に入力してフィードバックすることによりリングオシレータを形成したことを特徴とする遅延時間測定回路。