特許

J-GLOBAL ID：200903094924717769

半導体基板の製造方法および半導体製造装置

発明者： 國米 和夫
出願人/特許権者： キヤノン株式会社
代理人 (1件)： 山下 穣平
公報種別：公開公報
出願番号（国際出願番号）：特願平7-119625
公開番号（公開出願番号）：特開平8-316192
出願日： 1995年05月18日
公開日（公表日）： 1996年11月29日
要約：

【要約】【目的】 多孔質シリコン層上に形成された単結晶シリコン層において、単結晶シリコン層中の結晶欠陥を低減することを目的とする。【構成】 半導体基板上に多孔質半導体層を形成する工程と、上記多孔質半導体層表面および内部を熱酸化する工程と、上記多孔質半導体層表面に形成された酸化膜を除去する酸化膜除去工程と、上記酸化膜の除去された上記多孔質半導体層表面に非多孔質半導体層を形成する工程とを含む半導体基板の製造方法において、上記酸化膜除去工程は上記多孔質半導体層表面及び上記多孔質半導体層内部に存在する空孔内部に形成された上記酸化膜を除去する工程であり、上記空孔内部に形成された上記酸化膜は、上記非多孔質半導体層形成工程によって上記多孔質半導体層内部の空孔が粗大化を起こさない程度の厚さまで除去されることを特徴とする。

請求項（抜粋）：

半導体基板上に多孔質半導体層を形成する工程と、前記多孔質半導体層表面および内部を熱酸化する工程と、前記多孔質半導体層表面に形成された酸化膜を除去する酸化膜除去工程と、前記酸化膜の除去された前記多孔質半導体層表面に非多孔質半導体層を形成する非多孔質半導体層形成工程とを含む半導体基板の製造方法において、前記酸化膜除去工程は前記多孔質半導体層表面及び前記多孔質半導体層内部に存在する空孔内部に形成された前記酸化膜を除去する工程であり、前記空孔内部に形成された前記酸化膜は、前記非多孔質半導体層形成工程によって前記多孔質半導体層内部の前記空孔が粗大化を起こさない程度の厚さまで除去されることを特徴とする半導体基板の製造方法。

IPC (3件)：

H01L 21/306 ,  H01L 21/205 ,  H01L 27/12

FI (3件)：

H01L 21/306 D ,  H01L 21/205 ,  H01L 27/12 B