特許

J-GLOBAL ID：200903094928274624

遊技機及びそのインタフェースIC

発明者： 蓮沼 光次
出願人/特許権者： 株式会社平和
代理人 (1件)： 谷 義一 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-195401
公開番号（公開出願番号）：特開2003-010488
出願日： 2001年06月27日
公開日（公表日）： 2003年01月14日
要約：

【要約】【課題】 ハードウェア及びソフトウェアの制約を軽減した遊技機のインタフェースICを提供する。【解決手段】 制御回路の出力ポートに使用する8ビットデータポートIC801は、CPUから入力された8ビットデータ805-1をラッチする8ビット出力ラッチポート802-1〜802-5と、入力された8ビットデータの上位4ビットデータ805-2または下位4ビットデータ805-3をラッチする4ビット出力ラッチポート802-6とを有し、上位4ビットデータ805-2または下位4ビットデータ805-3のいずれか一方がSELECT信号807によって選択され、選択されたデータが4ビット出力ラッチポート802-6へ入力される。

請求項（抜粋）：

制御回路のCPUから入力された8ビットデータをラッチするための1以上の8ビット出力ラッチポートと、入力された前記8ビットデータの上位4ビットデータまたは下位4ビットデータをラッチするための4ビット出力ラッチポートとを有する8ビットデータポートICを、前記制御回路の出力ポートに使用する遊技機において、前記8ビットデータポートICは、前記上位4ビットデータまたは前記下位4ビットデータのいずれか一方の選択の設定を行う設定手段と、該設定手段の設定に基づいて、前記上位4ビットデータまたは前記下位4ビットデータを選択して前記4ビット出力ラッチポートへ入力する選択手段とを有し、前記8ビットデータポートICであって、前記設定手段の設定が、前記上位4ビットデータの選択となっている第1の8ビットデータポートICと、前記8ビットデータポートICであって、前記設定手段の設定が、前記下位4ビットデータの選択となっている第2の8ビットデータポートICとを備え、前記第1の8ビットデータポートICの前記4ビット出力ラッチポートと前記第2の8ビットデータポートICの前記4ビット出力ラッチポートは、前記CPUからの1つの出力ラッチ信号によりデータをラッチし、当該ラッチしたデータを前記出力ポートに出力することを特徴とする遊技機。

IPC (2件)：

A63F 7/02 326 ,  G06F 13/38 320

FI (2件)：

A63F 7/02 326 Z ,  G06F 13/38 320 Z

Fターム (4件)：

2C088EA10 ,  5B077AA16 ,  5B077HH01 ,  5B077HH02