特許

J-GLOBAL ID：200903094934306244

半導体装置、半導体測定ボードおよび半導体試験方法

発明者： 広瀬 正和
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 高田 守 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-043756
公開番号（公開出願番号）：特開2000-241513
出願日： 1999年02月22日
公開日（公表日）： 2000年09月08日
要約：

【要約】【課題】 本発明は複数の半導体装置の試験を効率的に行う上で好適な構造を有する半導体装置に関し、テスターが備えるコンパレータピンの数に依存することなく、効率的な良否判定の実行を可能とすることを目的とする。【解決手段】 半導体装置20の内部に、データ出力ピンのそれぞれに対応する判定回路を設ける。判定回路は、個々の出力ピンに導かれるデータ信号が期待値信号と一致するか否かに応じた信号を発する。半導体装置20の内部に、判定出力回路を設ける。判定出力回路は、複数の判定回路の判定結果の中に、期待値信号と一致しないデータ信号の存在を示す結果が含まれているか否かを表す信号を発する。テスター24は、一連の試験の後に、判定出力回路の出力信号のみに基づいて半導体装置20の良品判定を行うことができる。

請求項（抜粋）：

複数のデータ出力ピンを備える半導体装置であって、データ出力ピンに向けて出力されるデータ信号が外部から供給される期待値信号と一致するか否かを判定する判定回路と、複数の判定回路の判定結果の中に、期待値信号と一致しないデータ信号の存在を示す結果が含まれているか否かを判定して、その判定結果を出力する判定出力回路と、を備えることを特徴とする半導体装置。

Fターム (8件)：

2G032AB02 ,  2G032AC03 ,  2G032AE08 ,  2G032AK14 ,  9A001BB05 ,  9A001JJ45 ,  9A001KK37 ,  9A001LL05