特許

J-GLOBAL ID：200903094940611253

メモリアクセス装置及び方法

発明者： 福島 哲哉
出願人/特許権者： ソニー株式会社
代理人 (1件)： 杉浦 正知
公報種別：公開公報
出願番号（国際出願番号）：特願2001-264380
公開番号（公開出願番号）：特開2003-076609
出願日： 2001年08月31日
公開日（公表日）： 2003年03月14日
要約：

【要約】【課題】 キャッシュメモリにアクセスされるデータを予め予想してキャッシュメモリに取り込んでおくことにより、キャッシュメモリのヒット率を向上させ、システムのパフォーマンスを向上させる。【解決手段】 メインメモリのアドレスにあるデータをキャッシュメモリにロードさせるためのキャッシュロード命令が使えるようにし、このキャッシュロード命令により、使用が予想されるデータをメインメモリのアドレスからキャッシュメモリに取り込めるようにする。また、分岐処理があるか否かを判断し、分岐処理があった場合には、分岐処理で必要とされるデータをメインメモリのアドレスからキャッシュメモリに取り込むようにする。このようにして、使用されると予想されるデータを予めキャッシュメモリに取り込んでおくことで、キャッシュのヒット率が上がる。

請求項（抜粋）：

メインメモリと、上記メインメモリから演算に使用される値又は手続き処理を読み込んで実行するプロセッサと、上記メインメモリと上記プロセッサとの間のキャッシュメモリと、上記プロセッサの手続き処理が実行される前に、上記手続き処理によって使用が予想されるデータを上記メインメモリのアドレスから上記キャッシュメモリに取り込むキャッシュ取込手段とを設けるようにしたことを特徴とするメモリアクセス装置。

IPC (4件)：

G06F 12/08 505 ,  G06F 12/08 561 ,  G06F 9/30 350 ,  G06F 9/38 330

FI (4件)：

G06F 12/08 505 B ,  G06F 12/08 561 ,  G06F 9/30 350 A ,  G06F 9/38 330 X

Fターム (13件)：

5B005JJ13 ,  5B005KK12 ,  5B005LL11 ,  5B005MM01 ,  5B005NN22 ,  5B005NN23 ,  5B013BB12 ,  5B013BB14 ,  5B033AA01 ,  5B033AA04 ,  5B033BE00 ,  5B033DB00 ,  5B033DB06