特許
J-GLOBAL ID：200903094949423662
入力回路
発明者：
出願人/特許権者：
代理人 (1件)：
田澤 博昭 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-096543
公開番号（公開出願番号）：特開2000-295082
出願日： 1999年04月02日
公開日（公表日）： 2000年10月20日
要約：
【要約】【課題】 通常入力に対する閾値電圧がシュミット入力のヒステリシス幅の間に確実に入るようにした、通常入力とシュミット入力が兼用になっている入力回路を得ることである。【解決手段】 入力信号を受け、通常入力を生成し出力するインバータ回路2と、該インバータ回路2に接続されることで、インバータ回路2の閾値を基準にした高圧側閾値と低圧側閾値が設定されたシュミット回路7を構成し、前記入力信号からシュミット入力を生成し出力するラッチ回路6と、前記インバータ回路2と前記ラッチ回路6との接続および遮断を制御するための導通/非導通が制御可能なトランスミッションゲート3とを備える。
請求項（抜粋）：
入力信号を受け、通常入力を生成し出力する第1の論理回路と、該第1の論理回路に接続されることで、当該第1の論理回路の閾値を基準にした高圧側閾値と低圧側閾値が設定されたシュミット回路を構成し、前記入力信号からシュミット入力を生成し出力する第2の論理回路と、前記第1の論理回路と前記第2の論理回路との接続および遮断を制御するための導通/非導通が制御可能なスイッチ回路とを備えた入力回路。
IPC (2件)：
FI (2件)：
H03K 5/08 J
, H03K 5/01 Z
