特許
J-GLOBAL ID：200903094949881121
半導体集積回路装置
発明者：
出願人/特許権者：
代理人 (1件)：
宮越 典明
公報種別：公開公報
出願番号（国際出願番号）：特願平9-018769
公開番号（公開出願番号）：特開平10-214941
出願日： 1997年01月31日
公開日（公表日）： 1998年08月11日
要約：
【要約】【課題】 クロック配線の形状が製造段階でバラ付くことによって生じる配線遅延のバラツキを抑え、クロックスキューをなくすことが可能な半導体集積回路装置を提供すること。【解決手段】 両側の5μm未満の範囲内に隣接する信号線の存在しないクロック配線11の両側に、回路動作から独立し、外部から電流を流さない浮遊配線13を0.3μmの間隔で平行に配置し、積極的に配線容量を付加することで、配線形状のバラツキによって生じる配線抵抗と配線容量のバラ付きが相殺するようにする。
請求項（抜粋）：
クロック配線の両側に、回路動作から独立し、外部から電流を流さない配線を配置することを特徴とする半導体集積回路装置。
IPC (3件)：
H01L 27/04
, H01L 21/822
, H01L 21/82
H01L 27/04 D
, H01L 21/82 W
