特許

J-GLOBAL ID：200903094951130869

半導体基板及びその製造方法

発明者： 有働 祐宗 ,  古川 和由 ,  田中 一宏
出願人/特許権者： 株式会社東芝 ,  東芝マイクロエレクトロニクス株式会社
代理人 (1件)： 大胡 典夫
公報種別：公開公報
出願番号（国際出願番号）：特願平5-067192
公開番号（公開出願番号）：特開平6-283397
出願日： 1993年03月26日
公開日（公表日）： 1994年10月07日
要約：

【要約】【目的】 製造時の研削くずの処理のために特別な除外装置を必要としない半導体基板及びその製造方法を提供する。【構成】 第1及び第2のウェーハ11,18のうち、不純物拡散層15を形成した第1のウェーハ11の外周縁部12に、不純物が拡散されていない不純物不拡散部16を設けて両ウェーハ11,18が接着され、不純物不拡散部16の一部を削除することによって未接着部分を削除し所定形状とするように構成したことにより、未接着部分を削除する際に両ウェーハ11,18の外周縁部12,20を研削して生じる研削くずには、不純物拡散層15を形成する不純物が含まれていない。このため所望の性能を得るため研削くず処理に特別な除外装置を要するような不純物を用いても、特別な除外装置を必要とするものではない。

請求項（抜粋）：

第1のウェーハと第2のウェーハの少なくとも片方のウェーハの表面部に毒性を有する不純物を拡散して不純物拡散層を形成し、該不純物拡散層を間に介在させるようにして前記第1のウェーハと第2のウェーハとを接着してなる半導体基板において、前記不純物拡散層を形成したウェーハの全外周縁部には、前記不純物が拡散されていない不純物不拡散部の一部が残されているように構成されていることを特徴とする半導体基板。

引用特許：

審査官引用 (4件)

• 特開昭60-174961
  
• 特公昭46-035465
  
• 特公昭44-011048
  
• 特公昭37-014503