特許

J-GLOBAL ID：200903095000410914

不揮発性半導体記憶装置の消去制御方法

発明者： 平野 恭章
出願人/特許権者： シャープ株式会社
代理人 (1件)： 梅田 勝
公報種別：公開公報
出願番号（国際出願番号）：特願平8-131913
公開番号（公開出願番号）：特開平9-320282
出願日： 1996年05月27日
公開日（公表日）： 1997年12月12日
要約：

【要約】【課題】 レイアウト面積を増加させることなく、閾値分布をタイトにできる不揮発性半導体記憶装置の消去制御方法の提供。【解決手段】 消去が終了したと判断したセクタへのワード線消去電圧印加を禁止する。

請求項（抜粋）：

フローティングゲート型MOSトランジスタがマトリックス状に配列され、同一行のトランジスタのコントロールゲートが共通接続されて、ワード線を構成し、同一列のトランジスタのドレインが共通接続されて、ビット線を構成し、すべてのトランジスタのソースが共通接続されたメモリセルアレイを有し、消去時には、上記ワード線に所定の第1電圧を印加し、上記共通接続されたソースに所定の第2電圧を印加して一括消去を行う構成の不揮発性半導体記憶装置の消去制御方法において、上記ワード線に上記所定の第1電圧を印加し、上記共通接続されたソースに上記所定の第2電圧を印加して、全消去動作を実行した後、各メモリセルトランジスタの閾値電圧が所定値より低くなったか否かを判定し、接続されるすべてのメモリセルトランジスタの閾値電圧が上記所定値より低くなったワード線、又はワード線群については、上記所定の第1電圧の印加を禁止し、それ以外のワード線又はワード線群に上記所定の第1電圧を印加すると共に、上記共通接続されたソースに上記所定の第2電圧を印加して、部分消去を実行し、その後、各メモリセルトランジスタの閾値電圧が所定値より低くなったか否かを判定し、すべてのメモリセルトランジスタの閾値電圧が上記所定値より低くなるまで、上記部分消去動作と判定動作とを実行することを特徴とする、不揮発性半導体記憶装置の消去制御方法。