特許
J-GLOBAL ID：200903095000692316
クロック生成回路およびバスシステム
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
富田 和子
公報種別：公開公報
出願番号（国際出願番号）：特願平5-261199
公開番号（公開出願番号）：特開平7-098617
出願日： 1993年10月19日
公開日（公表日）： 1995年04月11日
要約：
【要約】【目的】2相クロックのクロックスキュ-を低減する。【構成】位相調整機構1の出力の一方は、等価遅延回路7を介して正規相分配回路9を経て正規相負荷点に達する。正規相負荷点での位相は位相比較器3に入力され、参照相と比較され、比較信号が出力される。可変遅延回路5は、比較信号に応じて、正規相負荷点での位相と位相比較器3での参照相の位相が合致するように、可変遅延回路5を制御する。位相調整機構1の出力の他方は、遅延相生成系の遅延手段8により遅延相のクロックとなり、遅延相分配回路10を経由して遅延相負荷点に達する。等価遅延回路7は、位相比較器3の出力から正規相負荷点、遅延相負荷点に至るまでにおいて、正規相と遅延相の間で、遅延手段8による遅延を除く回路遅延が揃うように正規相の信号を遅延する。【効果】正規相負荷点での位相はほぼ原発振の位相と一致する。また、等価回路7により遅延相の正規相に対するクロックスキュ-も低減される。
請求項（抜粋）：
正規相負荷点に正規相クロックを出力し、遅延負荷点に前記正規相のクロックに対し所定の遅延時間を有するクロックである遅延相のクロックを出力するクロック生成回路であって、入力する参照相クロックを遅延させ、前記正規相クロックとして前記正規相負荷点に供給する可変遅延回路と、可変遅延回路が遅延したクロックを遅延させ、前記遅延相クロックとして前記遅延相負荷点に供給する遅延回路と、前記正規相負荷点の正規相クロックに相当するクロックの位相もしくは遅延相負荷点相当の遅延相クロックに相当するクロックの位相のうちのいずれかと、参照相クロックの位相を比較する位相比較回路と、前記位相比較回路の比較の結果に応じて、前記可変遅延回路の遅延量を制御する制御回路と、入力する参照相クロックから正規相負荷点に至るまでの経路である正規相経路の遅延時間である正規相経路遅延と、入力する参照相クロックから負荷相負荷点に至るまでの経路である遅延経路の前記遅延回路による遅延時間を除く遅延時間である遅延相経路遅延の差に相当する時間、入力信号を遅延させる、前記正規相経路遅延と遅延相経路遅延が、より小さい方に対応する経路中に設けられた等価遅延回路とを有することを特徴とするクロック生成回路。
IPC (2件)：
G06F 1/10
, G06F 13/42 340
