特許

J-GLOBAL ID：200903095003434504

半導体装置の製造方法

発明者： 永田 豪
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 鈴木 章夫
公報種別：公開公報
出願番号（国際出願番号）：特願平9-007135
公開番号（公開出願番号）：特開平10-209169
出願日： 1997年01月20日
公開日（公表日）： 1998年08月07日
要約：

【要約】【課題】 半導体周波数の周囲に均一に酸化シリコン膜を形成してゲッタリングを行う方法では、ゲッタリングサイトとなる歪み場が少なく、ゲッタリング能力が低く、有効なゲッタリングが困難である。【解決手段】 シリコンウェハ1に形成する素子形成領域4の周囲のスクライブ線領域5にストライプ状またはアイランド状に酸化シリコン膜9を形成し、この酸化シリコン膜9とシリコンウェハ1との界面に歪み場10を形成し、この歪み場10をゲッタリングサイトとしてゲッタリングを行う。歪み場の大きなゲッタリングサイトとなる酸化シリコン膜9の端部が増大されるため、歪み場の大きなゲッタリングサイトの数も増大され、全体としてのゲッタリング能力が増大され、有効なゲッタリングが可能となる。

請求項（抜粋）：

半導体ウェハに各種素子を形成して半導体装置を製造する工程の一部に、前記半導体ウェハの素子形成領域の周囲領域に、並列配置された複数本のストライプ状の酸化シリコン膜を形成することを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 21/322 ,  H01L 21/76 ,  H01L 21/301

FI (3件)：

H01L 21/322 Q ,  H01L 21/76 ,  H01L 21/78 L