特許

J-GLOBAL ID：200903095011569885

半導体装置の製造方法

発明者： 宮澤 信二
出願人/特許権者： キヤノン株式会社
代理人 (1件)： 山下 穣平
公報種別：公開公報
出願番号（国際出願番号）：特願平11-194609
公開番号（公開出願番号）：特開2001-023979
出願日： 1999年07月08日
公開日（公表日）： 2001年01月26日
要約：

【要約】【課題】 半導体基板上に露出する厚い酸化膜による凹凸を抑えると共にバーズビークの伸びによる駆動領域の面積を狭めてしまう欠点を解決する。【解決手段】 半導体基板(1)と緩衝層(2)と酸化防止膜(3)があり、選択的に前記緩衝層と酸化防止膜及び半導体基板の一部を除去した後に酸化を行い半導体基板上に厚い酸化膜を形成し、半導体素子を分離する半導体装置の製造方法において、選択的に除去された領域の側壁に前記半導体基板よりも酸化速度が遅く、前記酸化防止膜よりも酸化速度の速い膜(4)を形成した後に、前記の厚い酸化膜を形成する。

請求項（抜粋）：

半導体基板と緩衝層と酸化防止膜があり、選択的に前記緩衝層と酸化防止膜及び半導体基板の一部を除去した後に酸化を行い半導体基板上に厚い酸化膜を形成し、半導体素子を分離する半導体装置の製造方法において、選択的に除去された領域の側壁に前記半導体基板よりも酸化速度が遅く、前記酸化防止膜よりも酸化速度の速い膜を形成した後に、前記の厚い酸化膜を形成することを特徴とする半導体装置の製造方法。

IPC (2件)：

H01L 21/316 ,  H01L 21/762

FI (2件)：

H01L 21/94 A ,  H01L 21/76 D

Fターム (20件)：

4M108AA02 ,  4M108AA05 ,  4M108AB04 ,  4M108AB05 ,  4M108AB06 ,  4M108AB10 ,  4M108AB13 ,  4M108AB15 ,  4M108AB27 ,  4M108BD03 ,  5F032AA13 ,  5F032AA14 ,  5F032AA15 ,  5F032AA37 ,  5F032AA66 ,  5F032CA17 ,  5F032CA18 ,  5F032CA21 ,  5F032DA02 ,  5F032DA53